研究課題
脳型再構成デバイスの実現を目指し，（１）書き換え可能半導体であるFPGAを用いた動的再構成システムの構築，（２）ハードウェア化に適した学習アルゴリズムの提案，および，（３）ロボットへの応用可能性の検討を行った．（１）動的再構成システムの構築においては，FPGA内に生成される仮想回路をWEBへ直結するためのTCP/IP回路に関して昨年度に引き続き開発を継続した．TCP/IP回路に関する成果についてはIEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVI) にて発表を行い，Best Feature Awardを受賞した．また，複数のFPGAボードをクラスタ化する構成での動的部分再構成に関する検討を昨年度に引き続き行った．2×2の小規模のFPGAクラスタにおいて，仮想回路の動的再構成や仮想回路間の通信などが実現できた．この成果については論文投稿中である．（２）ハードウェア化に適した学習アルゴリズムにおいては，自己組織化マップをベースとしたアルゴリズムに関して検討を行った．距離演算回路や勝者決定回路等，複数の学習機械で共通に用いることが出来る計算部を仮想回路化し，組み合わせて用いることで様々な学習機械を実現できることを示した．本成果については日本神経回路学会誌の解説論文にて発表を行った．（３）ロボットへの応用可能性の検討においては，画像・音声認識，音声合成，動画像通信，階層制御，学習機械といった自律型ロボットの実現に必要なコンポーネントについて仮想回路を融合していくというアプローチに関する検討を行った．本成果については，電子情報通信学会誌の解説論文にて発表を行った．
すべて 2013 その他
すべて 雑誌論文 (3件) 学会発表 (3件) (うち招待講演 1件) 備考 (1件)
日本神経回路学会誌
巻: Vol.20, No.4 ページ: 166-173
電子情報通信学会誌
巻: Vol.92, No.2 ページ: 105-110
International Journal on Computing
巻: Vol.3, No.1 ページ: 1-7
http://www.brain.kyutech.ac.jp/~tamukoh/
