| 研究課題/領域番号 |
23760145
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
久保田 雅則 東京大学, 工学(系)研究科(研究院), 助教 (80447424)
|
|---|
| 研究期間 (年度) |
2011-04-28 – 2013-03-31
|
| キーワード | MEMS / ピラニーゲージ / 超臨界流体製膜 / 高アスペクト比トレンチ |
|---|
| 研究概要 |
シリコンの深掘りエッチングによって150-200nm程度の幅の垂直溝を形成して、その中で気体分子を制御・計測するというのが当初の狙いであったが、より狭くて深いギャップを形成する「超臨界流体製膜によるギャップ狭窄技術」の開発を行った。これはシリコン深掘りエッチングのみでは実現できない幅50nm、深さ5umという溝(縦横比1:100)をシリコンウエハ上に形成することが出来る技術である。シリコン深掘りエッチングによって形成された溝(幅450nm)を用意した状態で、超臨界状態の二酸化炭素に溶かした銅の原料を溝の中に拡散させて銅の膜を均一に形成し、幅50nmの溝を残した。気相成長法などでは均一な厚さにならないような極微細溝においても超臨界流体を用いることで短ギャップを実現することが出来た。従来より研究を行っていたバルクシリコンと深掘りエッチングによるPiraniゲージの作製に本技術を適用したところ、さらに高い圧力の範囲へと動作領域を移動させることができた。この研究は垂直ナノギャップをを必要とする種々のデバイスに応用可能であると共に、超臨界流体製膜を応用したMEMSデバイスの初めての例であり、国際会議・国内会議において報告を行った。また、本技術を用いるとより細い垂直Knudsenチャネルの形成が可能となるが、さらにチャネルの封止も同時に可能であることが明らかとなった。製膜条件を調整することで、ナノチャネル形成後に開口部を完全に閉塞させる封止技術を開発した。一方LSIとの集積化に向けた研究については、LSI-MEMS集積化のためのプロセス技術の開発を進め、CMOS集積回路と同居したMEMSデバイスのサンプルを作製しつつある。また、制御・読み出し回路の設計を進めている。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
従来形成可能であったトレンチの最小幅を下回ることが出来る超臨界製膜技術の応用技術を確立した。同手法は有機膜接着層に代わる新しい封止技術ともなり得る。さらに同手法を応用したことで、一緒に組み込む予定のPiraniゲージの性能を高めることができた。上記のように要素技術の革新が実現した一方で、Knudsenポンプのプロトタイプを実現するというシステム化の卦研究は当初の目論見よりも遅れている。研究の本筋としてはシステム化により重きを置いているため、全体としてはやや遅れていると自己評価する。
|
| 今後の研究の推進方策 |
超臨界流体製膜技術とその他のプロセス技術のマッチング問題を中心としたプロセス統合問題を解決し、プロトタイプとなる微細ガスシステムの実現に注力する。特にシステム化に重心を置いて研究を進め、遅れを取り戻す。
|
| 次年度の研究費の使用計画 |
在庫分のSOIウエハーを使用することによって初年度費用を若干圧縮することが出来た。次年度は材料・実験器具など物品費への使用と、各種プロセス装置やクリーンルーム設備の使用料への充当が主となる。またLSI試作費用にも充てる予定である。
|
