研究課題
本研究では、申請者らが見出したSiC/絶縁膜界面へリンを導入することにより界面欠陥の徹底的低減を行い、その特性を詳細に調査している。最終年度の平成25年度は、[2]リン導入SiC-MOSFETのしきい値(Vth)安定性および[3]1kV級超低損失パワーMOSFETの実現に関する研究を行った。[2]リン導入MOSFETのVth安定性について、室温～200℃において種々のゲートバイアス掃引条件におけるヒステリシスからVth変動量とした。従来法である窒素導入試料と比べるとリン導入試料ではVth変動は小さい。窒素導入試料では100℃で大きなVth変動(1.2V)が発生するが、リン導入試料では150℃でも0.3Vと小さい。しかし200℃になると変動量が増大した。特に大きな負のゲートバイアスを印加すると変動が大きくなる。この現象は、酸化膜中トラップへの正孔捕獲が原因であると判断される。これらの試料のVth変動から、SiC-MOS界面におけるトラップモデルを提案した。窒素導入法では浅い界面準位および界面近傍酸化膜トラップ(NIT)が形成されているのに対し、リン導入法では浅い界面準位やNITはほぼ消滅しているものの、深いエネルギーの界面準位や酸化膜中に電子および正孔トラップが発生していると考えられる。[3]パワーMOSFETのチャネル部のラフネスが特性に与える影響を調べるため、界面ラフネスの異なるMOSFETを作製し評価した。ラフネスにより界面準位密度はほとんど変わらないものの、ドレイン電流値に異方性が観測された。マクロステップ端部では酸化膜厚が局所的に厚く形成され、チャネル内の反転層電子密度が小さくなり局所的に高抵抗な領域が形成されるためと考えられる。パワーMOSFETの作製は行えなかったが、本研究を通して超低損失実現のために基礎的かつ重要なデータを取得できたと考えている。
すべて 2014 2013 その他
すべて 雑誌論文 (1件) (うち査読あり 1件) 学会発表 (8件) (うち招待講演 3件) 図書 (1件)
表面科学
巻: Vol.35, No.2 ページ: 90-95
10.1380/jsssj.35.90
