| 研究課題/領域番号 |
23760315
|
|---|
| 研究機関 | 大阪大学 |
|---|
研究代表者 |
亀田 成司 大阪大学, 臨床医工学融合研究教育センター, 特任准教授(常勤) (80542282)
|
|---|
| 研究期間 (年度) |
2011-04-28 – 2013-03-31
|
| キーワード | 電子デバイス / 集積回路 / 画像処理 / 生体模倣 / シリコン網膜 / FPGA |
|---|
| 研究概要 |
両眼立体視は空間的に膨大な量の画像情報を扱う必要があり計算コストが極めて高く、高速デジタルコンピュータや画像処理装置を使用する場合、消費電力が極めて高くなる。一方、生体視覚系を模倣した脳型視覚デバイスは超並列アナログ回路網による実時間かつ低消費電力な画像処理が実現できるが処理精度や汎用性に問題がある。そこで、超並列アナログ回路網とFPGAを組み合わせた高速、高精度、低消費電力な両眼立体視システムの開発を行う。23年度は、提案する両眼立体視システムの主要な構成要素であるスイッチト抵抗回路網チップと補間処理回路網チップの一次試作を行った。スイッチト抵抗回路網は平滑化、輪郭強調、方位選択などの画像処理が可能であり、生体視覚系に見られる視覚処理を積極的に導入できる。一方、補間処理回路網チップはスイッチト抵抗回路網の入力部にアナログメモリを配置することで左右画像による類似(視差の評価)度を考慮に入れた視差マップの作成を行うことが出来る。両眼立体視では基本的に水平方向の左右画像の特徴点から視差情報を得るので１次元構成の回路網チップで視差検出処理が可能である。１次元構成にすることで、小規模の試験チップでも水平方向に解像度の高い処理チップが実現でき、様々な画像・奥行き条件での実験が可能になる。0.18µm CMOSプロセスを利用し、2.5mm角のチップ上に1次元160画素のスイッチト抵抗回路網および補間処理回路網を設計した。また、抵抗要素をスイッチト抵抗からスイッチトキャパシタに変更したチップも設計した。スイッチトキャパシタはスイッチト抵抗に比べ処理精度が劣る可能性があるが、ナノ秒単位での高速制御を必要としないため、より小型に設計できる。これらの回路網が提案する両眼立体視に適用可能であることをSPICEシミュレーションにより確認した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
科研費申請時から所属が広島大学から大阪大学に変わり研究環境を整えるのに時間がかかり、異動先でのプロジェクト研究も始まったため、23年度は十分な研究時間が確保できず、回路網チップの一次試作の完成が年度末にずれ込んでしまった。ゆえに、両眼立体視システムのアルゴリズム検討および回路網チップの設計は予定通り実施できたが、試作チップの動作確認及び試作チップとFPGAを組み合わせた試験システムの試作・評価が出来ていない。
|
| 今後の研究の推進方策 |
まず、遅れている試作チップの動作確認及び試作チップとFPGAを組み合わせた試験システムの試作・評価を実施する。その後、申請当初の予定通り、0.18um CMOS プロセスを利用してスイッチト抵抗回路網チップと補間処理回路網チップの最終試作を行う。申請時から研究費が減額されているので、チップサイズを申請時の4.9mm×7.4mmから4.9mm角に縮小し、スイッチト抵抗回路網チップの画素数を100×100から100×60画素、補間処理回路網チップの画素数を50×50から50×30画素に変更する。各チップの消費電力は30mW 以下に抑え、システム全体の消費電力を1W 以下に設計する。そして、FPGA と各チップを組み合わせ最終的な両眼立体視システムを開発する。所望の両眼立体視が30fps の処理速度で実施できることを確認する。自動車の運転支援や自律移動ロボットへの応用を念頭に、様々な視覚環境において正しく奥行き情報が検出できるかを評価する。
|
| 次年度の研究費の使用計画 |
試作チップの設計および納品が遅れたため試験システムの開発に至らず、23年度の研究費に未使用額が生じたが、今年度行う予定の研究計画と合わせて、この試験システムの開発を実施する。
|
