HDTVとステレオ3DTVの実用化が可能になったことで、FTV(自由視点テレビ)とSHV(スーパーハイビジョン)の二つの新しいビデオアプリケーションは、現在、次世代ビデオ応用の研究対象となってきている。これらの新しいアプリケーションを実用化させるために、差分/動き予測(DME)をキーコンポーネントとした超高スループットのビデオエンコーダーVLSIの実現が極めて重要である。FTVとSHVの要件を満たすためには、この研究は、従来最先端の設計より10倍も早い、2Gピクセル/秒のスループットを持つDMEアーキテクチャを目指していた。 H24年度では、我々は主にDMEエンジンの回路設計のに取り込んだ。前年度確立したソフトウェアモデルを基にして、DMEエンジン用の予測アルゴリズムを統合し、最終的に総合フレームワークを決定した。総合フレームワークをもとに、ハードウェア設計の課題(パイプライン処理、データ依存性)に取り組み、最大のスループットを達成するアーキテクチャも決定した。また消費電力とDRAMバンド幅の削減に向けて、フレームデータのオンライン再圧縮方式と複数のDMEエンジン間で探索領域を再利用が可能なアーキテクチャを開発した。得られたアーキテクチャを基にして、HDLコードを記述し、RTLシミュレーションと検証を行った。DMEエンジン機能のLSIプロトタイプの実装にも取り込んだ。DMEエンジンの予測アルゴリズムとハードウェアアーキテクチャについて、得られた結果を取りまとめ、国際学会へ投稿、採択された。
|