| 研究課題/領域番号 |
21H03408
|
|---|
| 配分区分 | 補助金 |
|---|
| 研究機関 | 名古屋工業大学 |
|---|
研究代表者 |
津邑 公暁 名古屋工業大学, 工学(系)研究科(研究院), 教授 (00335233)
|
|---|
| 研究分担者 |
五島 正裕 国立情報学研究所, アーキテクチャ科学研究系, 教授 (90283639)
塩谷 亮太 東京大学, 大学院情報理工学系研究科, 准教授 (10619191)
|
|---|
| 研究期間 (年度) |
2021-04-01 – 2025-03-31
|
| キーワード | 並列処理 / マルチスレッディング / 並行性制御 / トランザクショナルメモリ |
|---|
| 研究実績の概要 |
トランザクショナルメモリ（TM）処理系の評価のためのベンチマークスイートとしては，STAMPがデファクトスタンダードの地位を確立している．しかし STAMP は，TM 処理系同士の優劣を比較するという目的を意識しているためか，TM処理系にとって不必要に難易度の高い実装となっていることを我々は発見した．このような実装のため，原理的にTMはロックよりも高い性能を発揮し得るにもかかわらず，STAMP を用いた評価ではTMの性能はロックと比べて著しく低く見積もられてしまう．
このような状況に対して Nguyen らは，STAMP の性能面を改善した Stampede を提案しているが，Stampede の各プログラムは STAMP の対応するプログラムと機能的には等価であるものの，2 つの原則（principle）に従って大幅に書き換えられている．これにより，Stampede は極めて高い性能，スケーラビリティを実現できるが，Stampede で施されているアプリケーションプログラム書き換えは，生産性と性能の両立という TM の優位点を毀損するもので，受け入れ難い．また，TM 処理系が一般に備えているほとんどすべての機能をアプリケーションプログラム側による実装に委譲しており，TM 処理系の性能を測定するためのベンチマークスイートとしても不適である．
そこで我々は，適切な難易度でありながらも，TM の優位点を正しく示すことができるベンチマークがまずは必要であると考え，Stampede のアプリケーションプログラム書き換えを参考にしつつ，アプリケーションとTM処理系との適切な役割分担について検討した上で，TM処理系を正当に評価できるベンチマークの開発を検討した。
検討した役割分担に基づく実装を評価した結果，オリジナルの STAMP と比較して最大 9.58 倍の速度向上を達成した
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
これまでデファクトスタンダードとされてきたベンチマークであるSTAMPが，TM処理系を評価するにあたって適切ではないことが明らかになった。そのため，TM処理系を正当に評価可能なベンチマークを，STAMPを改変することで実現する必要が生じた。
|
| 今後の研究の推進方策 |
前年度までに開発した，メニーコア・メニーノード対応STMプロトタイプに対し，キャッシュシステムの実装を開始する。一貫性モデルとキャッシュコヒーレンスプロトコルを検討し，TM機構とどのように融合すべきか設計を検討する。また並行して，TM処理系を正当に評価可能なベンチマークの実装を進める。
|
