| 研究課題/領域番号 |
21H03411
|
|---|
| 配分区分 | 補助金 |
|---|
| 研究機関 | 九州工業大学 |
|---|
研究代表者 |
温 暁青 九州工業大学, 大学院情報工学研究院, 教授 (20250897)
|
|---|
| 研究分担者 |
Holst Stefan 九州工業大学, 大学院情報工学研究院, 准教授 (40710322)
宮瀬 紘平 九州工業大学, 大学院情報工学研究院, 准教授 (30452824)
梶原 誠司 九州工業大学, 大学院情報工学研究院, 教授 (80252592)
|
|---|
| 研究期間 (年度) |
2021-04-01 – 2025-03-31
|
| キーワード | 耐ソフトエラー記憶素子 / 欠陥 / 欠陥影響定量化 / 欠陥影響最小化設計 / 欠陥検出設計 |
|---|
| 研究実績の概要 |
本年度は、耐ソフトエラー記憶素子の欠陥影響最小化手法の確立を目標に研究を進めた。具体的には、まず耐ソフトエラー記憶素子に発生する可能性の高い物理欠陥（例えば、隣接する配線間のショットや細い配線のオープン、トランジスタの不具合など）をIFA（Inductive Fault Analysis）手法で抽出した上、個々の物理欠陥のクリティカル度（欠陥考慮型ソフトエラー耐性に対する欠陥のインパクト）をその欠陥の特徴情報に基づくSPICEシミュレーションで求めるプログラムを作成した。これによって、欠陥クリティカル度に基づく欠陥ランキングを生成することができ、特に影響の大きい欠陥を特定することが可能になった。次に、代表的な耐ソフトエラー記憶素子（TMR, HiPeR, ISEHL, FERST, HLR, HLR-CG1, HLR-CG2）の基本レイアウト設計を16nm Predictive Technologyを用いて行った上、それらの配置・配線の諸パラメータ（場所、幅、形状）や配線並走距離などを変更することによって、対象欠陥（欠陥ランキングのトップから選択した30%程度の欠陥）の発生確率が下がるようにするレイアウト最適化手法を提案した。さらに、主な耐ソフトエラー記憶素子に対して評価実験を行い、提案手法の有効性を確認した。本年度の研究実施の結果、個々の欠陥のクリティカル度が大きく異なっていることに着目して、クリティカル度の高い欠陥の発生確率を下げることによって、耐ソフトエラー記憶素子に発生する欠陥の影響を効果的に低減させることができることが確認できた。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本年度の研究作業における最も重要な部分は、耐ソフトエラー記憶素子の基本レイアウト設計の配置・配線の諸パラメータ（箇所、幅、形状）を変更し、欠陥発生確率を低下させることであった。素子レベルの対象なので、手作業による設計変更が許容されることであったが、その変更が耐ソフトエラー記憶素子の面積、性能（特にD-Q遅延）、消費電力に与える影響を無視することができなかった。そのため、１つの可能欠陥に対する変更を行なった後に、SPICEシミュレーションを行なって、性能（特にD-Q遅延）と消費電力の確認を行なった。ここで、前年度同様に、SPICEシミュレーションの所要時間がかなり長かった問題に直面した。そこで、前年度同様に、研究室所有のGPGPUを利用して並列分散処理によると計算高速化手法を図った他、複数の変更に対する確認SPICEシミュレーションをまとめて行うなどの対策をとった。さらに、一つの耐ソフトエラー記憶素子で確認された有効変更をそのまま他の類似耐ソフトエラー記憶素子への転用をも試みた。これらの努力によって、本年度の研究実施状況は、おおむね順調に進展していると判断できる。
|
| 今後の研究の推進方策 |
本年度の実施結果を踏まえて、来年度は耐ソフトエラー記憶素子の欠陥検出設計手法の確立を目標に本研究を推進していく予定である。まず、耐ソフトエラー記憶素子の情報多重化構造をテスト時に一時的に無効化させる機構を提案し、その有効性を確認する。次に、レイアウト設計を行い、遅延、電力、回路面積の評価を行う。更に、テスト構造を持つ耐ソフトエラー記憶素子からなるスキャンチェーンを構成し、情報多重化構造を無効化させた状態での拡張Flush Testによる欠陥検出手法を提案し、実験評価を行う。具体的には、まず多重化された情報記憶部分とC-Element群の間に切り替え機構を挿入し、TM（Test Mode）で入力経路を選択する。これによって、機能動作時（TM = 0）に情報二重化が有効となり、耐ソフトエラー機能が作動する。LSIテスト時（TM = 1）に情報二重化が無効となり、ラッチ部分の出力（X1、X2）が記憶素子の出力（Q1、Q2）に現れるため、ラッチ部分（LA1、LA2）の内部欠陥の検出ができるようになる。なお、切り替え機構のMUXによる遅延増が予想される。その対策としては、入力選択機能付きC-Elementの設計を提案する。
|
