研究課題
本研究はIoT機器のシームレス安全な暗号アクセラレーションハードウェアを実現することを目的としている.このために,暗号強度を高めるための計算量増大と組込み機器への搭載のためのコンパクト性という相反する要求に加え,従来の公開鍵暗号方式から耐量子暗号方式へのシームレス安全を達成する高効率な暗号ハードウェアの構築が可能であるかを明らかにする必要がある.初年度に設計した現代暗号のための「IoT機器向けコンパクトな楕円曲線暗号アクセラレーションハードウェア」を設計したが,2年目は設計した各モジュールをComplete Addition Formulaに適用することで更なる並列性を抽出可能となり,高速化を実現した.FPGAデバイスを利用して実装して実環境上で性能評価を行った結果,既存の同種のアクセラレータよりも高速処理が可能であることが示された.また,暗号の基本データサイズに関して,柔軟な適用を可能とするためにパラメータ化により可変とする設計を進めた.
2: おおむね順調に進展している
IoT機器のシームレス安全な暗号アクセラレーションハードウェアの実現に向けて,初年度に設計したNISTで標準化されているワイエルシュトラス曲線を対象とした「IoT機器向けコンパクトな楕円曲線暗号アクセラレーションハードウェア」を完全加算公式(Complete Addition Formula)に適用することで更なる高速化を実現した.完全加算公式では高速になる反面,ハードウェアのサイズが大きくなる課題がある.そこで,速度とハードウェアサイズのトレードオフを考慮し,対象機器のコスト制約に対応するためにいくつかの構成を提示した.さらに楕円曲線やアルゴリズムの変更に柔軟に対応可能とするために,ソフトウェア/ハードウェア協調実行方式を採用した.設計したアクセラレータをXilinx社のZynq UltraScale+デバイスに実装し,実環境において性能評価を行った結果,既存の同種のアクセラレータよりも高速処理が可能であることが示された.本設計は高速性に加え,Simple Power Analysis (SPA)に耐性を持つことが特徴である.
これまでに実装した楕円暗号アクセラレータは256ビットデータに特化したものであるため,前年度の後半でデータサイズのパラメータ化設計を進めたが,実環境上では未実装であるため,本年度ではまずパラメータ化実装を完了する.これにより,異なるサイズの鍵および有限体に対応可能となる.併せてFPGA上でデータサイズを可変としても実用的な実行速度を達成可能であることを示す.続いて,前年度に設計したアクセラレータで使用される基本演算モジュールを利用し,アクセラレータのシーケンサ部および協調実行方式におけるソフトウェアを変更することにより,研究代表者により構築される新たな楕円曲線暗号方式に拡張可能であることを示す.特に,楕円曲線暗号では,NIST楕円曲線と異なり,標数2の体上の楕円曲線暗号が利用されることも多く,様々な楕円曲線暗号への利用可能性の検証を実現する.
すべて 2023 2022
すべて 雑誌論文 (4件) (うち査読あり 4件、 オープンアクセス 4件) 学会発表 (7件) (うち国際学会 7件) 図書 (1件)
IEICE Transactions on Information and Systems
巻: E106.D ページ: 1423~1434
10.1587/TRANSINF.2022ICP0017
巻: E106.D ページ: 1407~1422
10.1587/TRANSINF.2022ICP0015
巻: E106.D ページ: 1397~1406
10.1587/TRANSINF.2022ICP0009
Journal of Information Processing
巻: 30 ページ: 878~887
10.2197/IPSJJIP.30.878