| 研究課題/領域番号 |
22H01559
|
|---|
| 配分区分 | 補助金 |
|---|
| 研究機関 | 東京理科大学 |
|---|
研究代表者 |
河原 尊之 東京理科大学, 工学部電気工学科, 教授 (80416990)
|
|---|
| 研究期間 (年度) |
2022-04-01 – 2025-03-31
|
| キーワード | イジングマシン / 全結合 / スケーラブル |
|---|
| 研究実績の概要 |
申請者は、申請前に、全結合方式イジングマシンのＬＳＩ化に成功した後、複数のチップを結合してひとつの大きなスピン数として動作するスケーラブルな方式を考案していた。
本研究ではスケーラブル方式において、製品化へ繋げるためI. 高速化、II. 高精度化、III. 低電力化、IV. 次世代の項目について検討を行う。また、カスタムＬＳＩチップを作成し、スケーラブル化として複数チップを結合した動作を実証する。作成したFPGAボードを活用した実証も行って行く。全結合型のスケーラブル方式について申請者が先行しているため、いずれも開始時点において他機関より公表された結果は無い。
２０２３年度実施計画の"設計と試作"について進展があり、LSIチップの"設計と試作"は９月に完了した。申請書の通りこのLSIチップの試作(製造)自体はファンドリ(半導体デバイス製造専門会社)への外注であり、ここに多くの予算を使用した。試作が完了したので、この成果を踏まえて２０２４年度に予定していた"評価"を前倒した。
その結果、本研究目的である"高性能なスケーラブル全結合型イジングマシンLSIの作成と評価"において、22nm CMOS技術で作成した演算LSIチップ36個と制御用のFPGA 1個を用いて，4,096スピンを持つスケーラブル全結合イジングプロセッサの実機動作を確認した。全結合型における独自のチップ間での拡張手法によって、申請書に記載した、申請時点と比較して一桁以上大きな集積度を達成した。ボードの基本動作は国内外の学会及び展示会で披露し、フルペーパにも纏め、プレスリリースも行った。比較的多くの国内外(英語、中国語、ポルトガル語、フランス語)メディアで成果を取り上げて頂いた。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
申請時の２０２３年度の計画は、検討した技術を元にLSIチップの設計と試作を行うことであった。
実際の２０２３年度では、LSIチップの設計と試作とを完了でき、２０２４年度に作成予定であった評価ボードの製作を行い評価を開始し基本動作を確認した。盛り込んだ内容は、高速化と低電力化の面でスケーラブル方式に適した相互作用の半減方式、高精度化に関してはスピンスレッド8基となり、当初の計画の技術内容とも合致している。しかしながら、高速化、高精度化、低電力化についての各々に関する定量的な評価は、完了までには至っていない。
一方で、ボードの基本動作と実機での一定の定量評価は終え、国内外の学会及び展示会で披露し、フルペーパにも纏めその発行は完了し、プレスリリースも行った。
よって、概ね順調に進展していると判断する。
|
| 今後の研究の推進方策 |
２０２４年度の検討技術は主には下記である。
申請書で記したI.高速化については、III.低電力化とIV. 次世代の項目とも絡めて、多値化を検討する。これによってスピンの並列更新が可能となり一桁の高速化の見通しは得ているので、これをFPGAに実装して実機検証する。また、II.高精度化については、スケーラブル化での提案方式において新たに工夫することによって、10ビット程度への高精度化の見通しを得ているので、これらは試作したボードのFPGA部分を書き換えて実装して実機検証する。
共に成功すれば世界初の成果であり、世界にインパクトを与え、本研究の全体目的であるスケーラブルな全結合型イジングマシン実現の確度を高めることができる。
|
