研究課題
本研究においては、双方向無線による時空間同期を実現し、それを用いて高空間分解能な分散集積センサ技術を開発することを目的とする。従来技術に比べて飛躍的に空間・時間分解能が向上したイメージング技術を確立し、科学の発展へと貢献することを目指す。技術のポテンシャルを、実集積回路を用いたプロトタイプ試作と生命科学研究現場での実応用検証手法を用いて、実用化への課題を明確化可能なまでに明らかにすることを目指す。2023年度においては、分散集積センサのプロトタイピングを実施した。分散集積センサの核となるセンシング技術についてpWレベルの消費電力、0.3V以下の電源電圧での動作を可能とする集積回路設計技術を開発した。電源電圧が変動しても安定して動作可能な回路技術を確立した。これにより、安定した電源の確保が難しい分散集積センサにおいてもセンシング動作が可能となった。もう一つの核となる無線送信技術については、1mm角以下のサイズでのミリ波帯無線の発信の実証に成功した。集積回路上に搭載したアンテナ（オンチップアンテナ）を用いても分散集積センサ応用が可能な出力の無線送信が可能なことを実証した。低消費電力化技術を導入し、待機電力を1nW以下に抑えることにも成功した。提案する回路アーキテクチャについて、世界で広く普及している大手ファウンドリ(半導体受託生産企業)における22nm ULL CMOSプロセスならびに12nm LP+ (Leading Performance Plus) FinFET CMOSプロセスにおいて回路アーキテクチャの有効性を実証した。大手ファウンドリのプロセスでの動作実証により、半導体開発企業へのスムーズな技術移管が可能となった。これらの成果により、分散集積センサの実用可能性向上に成功した。
1: 当初の計画以上に進展している
センシングフロントエンドの回路技術について、顕著な成果が得られたため。TSMC 22nm ULL (Ultra Low Leakage) CMOSプロセスならびに、Globalfoundries 12nm LP+ (Leading Performance Plus) FinFET CMOSプロセスの導入・設計・試作・動作実証に成功したため。
引き続き、時空間同期による位置検出技術ならびにイベント駆動バイオセンサ集積回路技術の研究開発を実施すると共に、さらに加速させるための取り組みを行う。先端半導体集積回路の特性を活かした低消費電力化設計技術を確立し、それを用いた応用を実デバイスで実証する。計算機シミュレーションにより設計理論を構築するとともに、実集積回路デバイスでの性能検証を行う。
すべて 2024 2023 その他
すべて 雑誌論文 (1件) (うち査読あり 1件、 オープンアクセス 1件) 学会発表 (14件) (うち国際学会 11件、 招待講演 4件) 備考 (3件)
Scientific Reports
巻: E105.C ページ: -9
10.1038/s41598-023-34112-z
http://id-lab.jp/
https://www.niitsulab.info/
https://vlsi.cce.i.kyoto-u.ac.jp/
