| 研究課題/領域番号 |
22H03561
|
|---|
| 配分区分 | 補助金 |
|---|
| 研究機関 | 国立研究開発法人産業技術総合研究所 |
|---|
研究代表者 |
秋田 一平 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 主任研究員 (10612385)
|
|---|
| 研究分担者 |
前中 一介 兵庫県立大学, 工学研究科, 教授 (70173721)
|
|---|
| 研究期間 (年度) |
2022-04-01 – 2025-03-31
|
| キーワード | アナログ回路 / センサ |
|---|
| 研究実績の概要 |
本研究は、様々なセンサデバイス種に適用可能な、プログラマブルなセンサ計測用アナログ回路技術に基づくセンシングプラットフォーム(FlexSAFE)の創出を目的としている。現状、センサ種毎に個別に計測用アナログ回路チップを設計しなければならず、これが、センサシステム実現における様々なボトルネックとなっている。提案する柔軟性を有したアナログ回路技術により、これら設計に際しての難易度を緩和することを図る。
特に、高いプログラム性をハードウェア上で実現可能な提案アーキテクチャにより、従来様々な特性や挙動に応じてカスタム設計が必要であったアナログ回路の設計負荷(コスト、人材不足、期間)を大幅に短縮することができると期待できる。
当該年度においては、前年度設計した統合チップのリファイン設計を行った。具体的には、アナログ入力部のアンプ・ADCをより高速・高分解能となるよう再設計を行い、また、アナログ出力部のDAC・バッファ回路の小型化設計を実現した。特に後者においては、アナログ・デジタルそれぞれに適した信号処理を担わせることで、前年度設計に対して、4xの小型化を達成できる見込みである（レイアウト設計まで完了済み）。
全体のアーキテクチャに関しても、RISC-Vをベースとした構成で仕上げることにより、ソフトウェア開発の負担を下げるとともに、設計コスト改善に努めた。以上より、総合的にはおおむね 順調に進展しているものと判断できる。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
初年度に見出した各要素回路への改良事項等への対処として、（１）要素回路設計(アンプ・ADC・DAC、デジタル部)、（２）統合SoCの設計・検証(第2版)、（３）センサデバイスの設計・製作、を計画していた。
（１）は予定通り完了し、これを受けて（２）の設計まで行った。（３）はより高感度なセンサ類を制作した。（２）については、最終段階として仕上げるために若干のデバグ対応が必要であるが、最終年度のチップ試作・評価に向けては、全体として概ね順調に進展していると言える。
|
| 今後の研究の推進方策 |
２年度目の設計成果を以って、下記を実施する。
（１）第２版の統合SoCのデバグ・検証等を完了し、チップ試作を行う。
（２）上記で施策したチップを各種センサ類と接続して有効性の評価を行う。
（３）上記評価等のためのプログラムを作成する。
|
