研究課題
【１】限りあるデータ供給能力と演算器の関連付け（主にハードウェア構成）は、電力効率や性能見通しに難点があるマルチスレッディング機構を投入することなくデータ供給性能を目一杯使う、低電力（電力効率10倍）かつ性能見通しの良い（チューニングコスト半減）アクセラレーション技術の創出を目指すものである。H26年度は、従来型演算器アレイ型アクセラレータの弱点であるデータ伝搬オーバヘッドを削減し、さらに、ベクトル演算機構としても利用可能な新しい多数演算器制御方式の12.5mm□LSIを開発し、評価ボード上で正常動作を確認した。消費電力はわずかに0.88Watt、電力あたり性能は7.7GFlops/Wattに達した。【２】アプリケーションとアクセラレータの関連付け（主にバイナリトランスレータ）は、迅速な導入を可能とするために、新命令セットとコンパイラを開発するのではなく、汎用CPUの命令列からアクセラレータ用命令列を生成するバイナリトランスレーション技術の創出に取り組むものである。H26年度は、バイナリトランスレータの開発を完了し、さらに、ステンシル計算に最適化したパラメタライズドライブラリの開発を行った。現在、アプリケーションプログラムが、LSI上で動作している。【３】ハードウェア機構とアクセラレータ用命令列の動的適合（主に動的チューニング機構）は、幅優先実行するベクトル演算方式、深さ優先実行する演算器アレイ方式、あるいは、複合方式やその他の方式の組み合わせにより実行するチューニング技術に取り込むものである。H26年度は、前述したライブラリの１機能として実装した。また、グラフ処理への適用手法に関して研究を進め、トランザクショナルユニットの追加による高性能化の可能性を示した。
26年度が最終年度であるため、記入しない。
すべて 2015 2014 その他
すべて 雑誌論文 (5件) (うち査読あり 5件、 オープンアクセス 5件、 謝辞記載あり 3件) 学会発表 (15件) 備考 (1件) 産業財産権 (1件)
IEEE Micro
巻: 34-6 ページ: 54 - 63
10.1109/MM.2014.92
IEICE Trans.
巻: E97-D-12 ページ: 3092-3100
10.1587/transinf.2014PAP0025
Proc. 2nd Int'l Workshop on Computer Systems and Architectures
巻: CSA'14 ページ: 426-432
10.1109/CANDAR.2014.49
巻: CSA'14 ページ: 388-393
10.1109/CANDAR.2014.100
Proc. Int'l Symp. on System-on-Chip 2014
巻: SoC2014 ページ: 1-8
10.1109/ISSOC.2014.6972435
http://arch.naist.jp/
