| 研究実績の概要 |
スーパハイビジョン(7680x4320@60fps)は現在のハイビジョン（1920ｘ1080@30fps）に比べ16倍の画素数と2倍のフレーム数を扱うこととなり、スループットでは32倍の速度向上を図る必要がある。特に、エンコーダにおいては、演算量は100倍以上、メモリバンド幅も50～100倍となり、現在までに開発された技術の延長では、高スループットを保証した下で、１チップで実装することは極めて困難である。本研究では、画像符号化の新標準であるHEVC方式を対象に、300MHzで8kx4k画像を60fpsで動作させ、エンコード可能なLSIが実現できることを目標に、アルゴリズムから回路実装までの研究を行った。
本年度は最終年度であり、エンコーダの性能を決める主要な要素である、イントラ予測処理、インター予測処理、インループフィルター、CABAC, DRAMとのインターフェイス処理に関して、新アルゴリスムの開発とハードウエア向けアーキテクチャの設計を行い、論理回路設計を行うことで、目標とする(7680x4320@60fpsを画質を保証して実行できることをシミュレーション上で確認した。各コンポーネントの開発に基づき、8Kx4K@60fpsを400MHzで実行するエンコーダチップの見積ったところ、ロジック回路で約4500Kゲート、SRAMは約750Kゲートでエンコーダのチップを実装できる見込みを得た。
|
