研究課題
昨年度までに基本方式を提案したControl-Flow Driven Data-Flow Switching (CDDS)可変データパスアーキテクチャについて、その詳細設計とテストチップ作成を進め、実チップ測定によりその電力低減効果を実証した。ここで、CDDSは、処理の内容が多岐にわたり、かつ低消費電力性が強く求められる組込み用途をターゲットとし、(1)動的再構成を必要最小限な範囲に限定することで、柔軟性と低消費電力性の両立を目指す、(2)既存命令列をそのままデータパスにマッピングすることで、既存アーキテクチャからスムーズに移行可能なリコンフィギュラブルプロセッサを目指す、の2点をその特徴としている。詳細設計に当たっては、データパスを可変部(DYNamic Part)と固定部(STAtic Part)に分割し実行時に可変部のみ再構成するこのアーキテクチャの特徴を反映し、新たにDYNaSTAアーキテクチャと名付け、UMCの0.18umプロセスで試作を行った。チップサイズは1.5mm角で、20個のALUを搭載している。幾つかのアプリケーションを試作チップ上で評価した結果、通常のプロセッサに比べて、4.5倍から13倍電力効率が高いという目標通りの結果を得ることができた。本評価結果をまとめた論文が、半導体分野では大きな国際会議であるA-SSCCに採択され、発表を行った。また、優れた成果であるとして、デモセッションに招待された。
26年度が最終年度であるため、記入しない。
すべて 2015 2014 その他
すべて 雑誌論文 (2件) (うち査読あり 2件、 謝辞記載あり 2件) 学会発表 (2件) 備考 (1件)
IEICE Transactions on Electronics
巻: Vol. E98-C, no. 4 ページ: 288-297
Circuits and Systems
巻: Vol5, no. 4 ページ: 445-455
http://www.ist.hokudai.ac.jp/netjournal/net_34_2.html
