|
本研究では，従来のCPUコア・GPUアクセラレータコア構成に加えて，FPGAをカスタムアクセラレータとして用いる構成を対象とし，データ転送ボトルネックを解消するアーキテクチャ，および高水準ユーザーコードに対して性能を最大限引き出す手法を研究する．近年のHPC計算は様々なアルゴリズムは複雑化しておりCPUや固定的なデータパスをもつGPUだけではエネルギー効率のよい処理が難しい．そこでFPGAにより「応用にカスタマイズされた計算機」を構築し，CPU・GPUのプログラムと共に，広義のプログラムであるFPGA回路構成情報を自動生成するシステムコンパイラを開発する．
|
