| 研究課題/領域番号 |
24500052
|
|---|
| 研究種目 |
基盤研究(C)
|
| 研究機関 | 弘前大学 |
|---|
研究代表者 |
深瀬 政秋 弘前大学, 理工学研究科, 教授 (10125643)
|
|---|
| 研究期間 (年度) |
2012-04-01 – 2015-03-31
|
| キーワード | クロック |
|---|
| 研究概要 |
ウェーブパイプラインを含むクロックスキームの最適融合手法を開発し、ユビキタスプロセッサチップに実装して、その有用性を示す目的に対して、平成24年度はウェーブパイプラインの設計手法の確立とウェーブ化MFUへの応用、さらにウェーブ化MFUのユビキタスプロセッサチップへの搭載を計画した。
ウェーブ化MFUのRTL設計では浮動小数点と整数の演算回路の一体化とバッファの挿入を明記し、論理設計ではウェーブ化に適したバッファによる遅延調整を行った。次に、ウェーブ化MFUをユビキタスプロセッサチップの実行ステージに搭載するため、このステージと通常パイプライン、スキャンテスト、ゲーテッドクロッキングからなる多重のクロックスキームを上流工程のRTL設計で最適融合し、ローカルクロックを発生させる手法を確立した。更に、クロックスキーム融合技術をプロセッサ設計に導入し、チップ試作を行った。
通常型パイプラインに特化した標準的な設計環境には十分なウェーブ化の機能が備わっていなかったことから、ウェーブパイプラインの設計手法をCADの一環として確立したことは超微細プロセスのクロック調整にとって重要である。ウェーブ化MFUの意義は、ハードウェアアプローチで全演算のレイテンシィを揃え、命令スケジューリングを不要とし、多機能化にまつわる面積オーバーヘッドを、ウェーブ化の省スペース効果で補完することである。
ウェーブ化MFU搭載型ユビキタスプロセッサは、一般的なプロセッサに不可避のパイプラインストールをクリアし、演算スループットの低下を解決する。SoCはマルチメディア演算も取り扱い、レイテンシィのひと際長い浮動小数点演算回路が不可欠なので、レイテンシィとスループットの関係は益々重要である。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
0.18μm CMOSプロセスの5.0×7.5 mm角チップを使ってユビキタスプロセッサHCgorillaを試作した。従って、当初の計画以上に進展している。この理由は、ウェーブ化の設計環境整備の中核をなすバッファ設計の目処が立ったことから、このあとはウェーブ化MFUの開発と並行することにしたためである。
研究の進捗が早まったことから、平成25年度に計画していた次の2つの事項は、平成24年度に取り込んで実施することにした。即ち、
１．ウェーブ化されたステージと通常パイプライン、スキャンテスト、ゲーテッドクロッキングからなる多重のクロックスキームを、上流工程のRTL設計で最適融合し、ローカルクロックを発生させる手法を確立する。
２．ウェーブパイプライン設計方式とクロックスキーム融合技術をユビキタスプロセッサHCgorillaの大面積チップ設計に導入する。そうなると、当初はウェーブ化MFUのチップ試作に2.4×4.9 mm角を使うことにしていたが、フロアプランの観点から試作チップは本番に合わせて大面積化するのが妥当であるので、5.0×7.5 mm角に変更する。これに伴って試作委託料が増える。したがって、前倒し支払い請求を行った。
前倒しでチップ試作にフロアプランまでカバーすることにより、物理設計の最適化の度合いを高めることが可能になる。これにより、平成25年度から26年度にかけて試作し、平成26年度に支払い予定のチップ規模を、当初の7.4×7.4 mm角から5.0×7.5 mm角に変更する。これは、前倒しで試作するチップ規模と揃えることにつながるので、VLSI実装の観点からも好都合である。
|
| 今後の研究の推進方策 |
次世代型ユビキタスプロセッサ設計の要であるクロックはパイプライン、テスト、ゲーテッドクロックなどと多用途であるにもかかわらず、配線は設計工程の最後であるため、クロックの調整は十分ではなかった。本研究ではこの課題を取り上げてクロックスキームの最適融合に取り組み、チップ化で実証するが、別次元の課題がある。
クロックに関する本質的な課題の一つは、クロック同期方式と非同期方式の優劣であるが、可変クロック方式はこれらの折衷方式とみなすことができる。もうひとつの課題はクロック供給方式である。本研究で採用する外部クロック方式は、GHz動作のチップには必ずしも適していない。以上のことから、今後の研究方策として、チップ内蔵型可変クロック方式の推進を考えている。
|
| 次年度の研究費の使用計画 |
平成25年度は現有の評価ボードの上限を超える検証規模のボードを購入し、チップ測定回路を試作し、24年度試作チップの測定評価を行う。
次に、これによって得られる知見に基づいてどのクロックスキームをどこに適用・導入するかを明確にし、クロック融合の詳細設計を行う。
メディアパイプはGIPS値を上げるため全体と演算実行段を二重に並列化し、スキャンテストは通常方式とする。サイファーパイプはサイド攻撃に晒さないためにスキャンテストを適用しない。
ゲーテッドクロックは、CADツールの汎用機能と、HCgorillaに特化した独自の制御を併用する。ウェーブ化MFUは平成24年度の設計を踏襲して、ローカルクロックを出力するクロック融合回路をRTL記述する。コア間にはグローバルクロックを導入する。
以上により、ウェーブパイプライン設計方式とクロックスキーム融合技術をHCgorillaチップに実装して、次世代に相応しいハードウェア仕様を達成する。
|
