|
本研究の目的は、(1) VLSIプロセッサの開発設計のRTLから配線の全工程をカバーするクロックスキームとして、通常方式のパイプラインとウェーブパイプライン、スキャンテスト、ゲーテッドクロックなどの最適融合手法を開発し、(2) 開発したクロックスキームをユビキタスプロセッサHCgorillaチップに実装することである。クロックはユビキタス化の特質である分散性や遍在性の実現に必要な高スループットと省エネの両立の主要因子であることから、本研究の目的は次世代型ユビキタスプロセッサを飛躍的に改良する意義がある。
ハードウェア設計の要であるクロックスキームの最適融合のため、本研究は以下のように実施計画を立てた。(1) 通常のCADには備わっていないウェーブパイプラインの設計手法を確立し、ウェーブ化MFUを設計する。(2) 実行段のウェーブ化MFUと通常パイプライン、スキャンテスト、ゲーテッドクロッキングからなる多重のクロックスキームをRTL設計で最適融合し、ローカルクロックを発生させる手法を確立する。(3) クロックスキーム融合技術をHCgorillaに実装して、0.18 μm CMOS 7.4×7.4 mm角チップで試作する。(4) HCgorillaチップの評価測定を行う。
平成24－25年度にHCgorillaチップを試作し、上記の(1)から(3)については達成した。(4)については妥当性確認まで完了した。最終年度の平成26年度は(4)に関してメディアパイプラインとサイファーパイプラインの並行動作の確認を行うことで、HCgorillaチップのユビキタス環境への適応力を示した。当初の計画以上に進展したため、平成26年度は内蔵クロックの可変方式に関する研究を実施計画に追加し、信頼性を損なうことなくスループットの更なる向上を目指して可変クロックのプロセッサ全体への適用を検討した。
|
