研究課題/領域番号 |
24500059
|
研究機関 | 三重大学 |
研究代表者 |
近藤 利夫 三重大学, 工学(系)研究科(研究院), 教授 (60324539)
|
研究分担者 |
大野 和彦 三重大学, 工学(系)研究科(研究院), 講師 (20303703) [辞退]
佐々木 敬泰 三重大学, 工学(系)研究科(研究院), 助教 (20362361)
深澤 祐樹 三重大学, 工学(系)研究科(研究院), 研究員 (90753822)
|
研究期間 (年度) |
2012-04-01 – 2017-03-31
|
キーワード | 動き検出 / SIMD拡張命令 / 高並列データパス / キャッシュメモリ / ブロッキング / ラスター走査 / 転置処理 / スーパースカラ |
研究実績の概要 |
【動き検出法改良】8×8を超えるブロックの探索において、探索中心から4ないし8画素以上離れた非近傍探索点に対してサブサンプリング画像を用いる一方、8×8以下のブロックの探索を近傍主体とすることで、参照画像のアクセスレートを2~3割低減しながら、SAD演算量を数分の一にまで低減できることを明らかにした。 【タイル・ライン両アクセス対応の一次キャッシュの設計】通常アクセスモードとタイル・ライン両アクセスモードの切り替え、タイル単位のタグ割り当てによるタグメモリ容量低減などに加え、構成の最適化を進めた。その結果、ダイレクトマップ・4KBの容量の一次キャッシュの論理設計を9割がた終え、30%程度のハードウェア規模増で済むことを示した。 【HEVCに対応するSIMD型高並列データパスの設計】これまで検討してきたライン単位の並列処理構成から、既存の汎用プロセッサのSIMD演算機構との共通性の高い8×4ブロック単位のSIMD並列処理をベースとする構成に全面的に見直した。具体的には、ベクトルレジスタのバイト単位のアドレス修飾機能と256ビット単位のアクセスデータのバレルシフト機能、HEVCの大ブロック探索を可能とするベクトルレジスタの8番地までに対する番地間ローテーション機能、ブロック単位のSAD結果を必要なタイミングで書き込み読み出し可能とするFIFO機能などを、既存のSIMDデータパスに追加する構成に変更した。さらに、この構成に基づくSIMD命令とスカラ命令を静的に同時実行するスーパスカラ構成として、論理設計を8割がた完成させた。 【高並列拡張命令セットの制定】データパスの設計と並行して8×4ブロック単位のSIMD並列処理をベースとする32ビット語長の拡張命令を一式(8命令)制定した。また、これらの命令を組み合わせることで、x86プロセッサのMPSADBW命令をベースとした探索処理に比べ、4~5倍程度高速化できることをシミュレーションにより明らかにした。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
4: 遅れている
理由
第一の理由は、汎用プロセッサに標準的に搭載されているSIMDデータパスの高度化により対応可能なブロック単位の並列処理でも大幅な高速化が達成されることを明らかにできたことから、これまで専用的な構成も止む無しとして進めて来たデータパス構成を、よりインパクトの大きくなる汎用志向に適合する構成に見直した結果、設計に大幅な手戻りが発生してしまったからである。第二の理由は、これまでの研究の遅れを挽回すべく、今年度から研究に加わってもらった研究員がプロセッサの構成・論理設計に不慣れで、戦力となるのに予想以上に時間がかかしまったからである。
|
今後の研究の推進方策 |
以下の方策をとることで、当初の計画通りHEVC動き検出に対応する高並列拡張命令を備えた64ビットプロセッサLSIの試作を27年度中に終える。 ①試作・検証内容の最小限化 試作対象の設計規模と実測による検証内容の最小限化と共に、当初計画で予定していた2回の試作を27年度の試作1回に集約する。 ②設計体制の補強 博士前期課程修了により生じた設計力低下を卒研生の補充により補うと共に、今年度博士課程に進学した学生を設計に注力させる。
|
次年度使用額が生じた理由 |
既存の汎用プロセッサのSIMDデータパスの高度化により実現可能な構成とすることを優先することとした結果、データパス構成を大幅に見直さざるを得なくなり、高並列拡張命令セットに対応するLSIの論理回路・レイアウト設計に大幅な手戻りが発生し、支出を予定していたLSIチップの試作発注ができなくなったため。
|
次年度使用額の使用計画 |
繰越金を、より理想的な評価が可能になるよう、当初から予定していた27年度試作の高並列拡張命令対応の64ビットプロセッサLSIの高性能化・大規模化に充てる。併せて、絞り気味で計画していた成果発表の機会を増やしそれに必要になる国際会議等の出張費に充てる。
|