| 研究課題/領域番号 |
24500063
|
|---|
| 研究機関 | 神戸大学 |
|---|
研究代表者 |
黒木 修隆 神戸大学, 工学(系)研究科(研究院), 准教授 (90273763)
|
|---|
| 研究分担者 |
沼 昌宏 神戸大学, 工学(系)研究科(研究院), 教授 (60188787)
|
|---|
| キーワード | 画像処理 / Verilog / 自動合成 / FPGA |
|---|
| 研究概要 |
本プロジェクトの目標は、３年間で画像処理ＬＳＩのモデルベース設計ツールを開発・公開することである。これによって画像処理アプリケーションの開発効率を向上させ、産業界に貢献する。
１年目（平成２４年度）は各種の画像処理の要素となるモジュールのデータベースを充実させることを目標とし、ほぼこれを達成した。
２年目（平成２５年度）は、画像処理アルゴリズムのモデル記述から、ハードウェア記述であるVerilogを自動生成することを目標とした。まずは自動生成のための記述ルール作りを行った。そして、本ルールにより生成されたVerilogをアルテラ社製のCADソフトウェアQuartusIIによってコンパイルすることにより、ハードウェア（FPGA）が完成・動作することを確認した。このように平成25年度の計画はほぼ順調に進んだ。
なお、以上の研究過程で得られた各種のノウハウは、学術論文1件、国際会議10件、国内会議7件において発表している。
以上のように、研究成果を挙げるとともに、それらを広く公開することによって国内外の研究者に貢献することができた。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
平成25年度（2年目）は画像処理アルゴリズムのモデル記述から、ハードウェア記述であるVerilogを自動生成することを目標とした。簡単な画像処理を題材にVerilogの自動生成を行った結果、それらがアルテラ社製のハードウェア（FPGA）上で正しく動作することを確認した。その成果は神戸大学大学院の2013年度修士論文「IPコアに基づく画像処理ハードウェア設計手法と誤差帰還型超解像処理への応用」にまとめられている（http://cas.eedept.kobe-u.ac.jp/WelcomeES1/thesis.html）。以上は当初の計画通りであり、2年目の研究目標はほぼ達成できたと考える。
|
| 今後の研究の推進方策 |
本プロジェクトは計画通り、平成26年度中にモデルベースＬＳＩ設計ツールの完成および公開を目指す。
これまでの研究において、簡単な画像処理を題材に、Verilogの自動生成機能が正しく動作することを確認できた。今後は画像処理の基本モジュールを充実させると共に、より高度なアルゴリズムの自動生成を行い、その動作を検証する。その後、本機能を、既にインターネット上で公開中の画像処理アルゴリズム設計ツールIPBuilder（http://cas.eedept.kobe-u.ac.jp/WelcomeES1/IPBuilder/）に搭載する予定である。本CADツールが完成・公開されれば、画像処理技術者はソフトウェア開発とハードウェア開発を同時に進められることから、非常に大きな意義がある。
なお、本研究の中間成果については逐次、論文・学会・Webを通して公開する予定である。
|
| 次年度の研究費の使用計画 |
海外より研究物品を購入した際、為替レートの変動により若干の誤差が出た。
繰越は数千円以下であり、翌年度の使用計画には全く影響しない。
|
