研究課題
基盤研究(C)
クロック信号を使用しないことにより消費電力や電磁波放射が低減されると期待される非同期式回路の性能を向上させるには、パイプライン構成が有効である。制御フローグラフを利用したパイプライン化は、回路量の削減に効果があるが、それでもなお冗長な回路により制御回路が増大する傾向にあるため、パイプライン化後の制御フローグラフから冗長なノードを除去するための簡単化アルゴリズムを開発した。またこのアルゴリズムを改良し、簡単化のための計算量の削減を行った。
非同期式回路設計手法