| 研究課題/領域番号 |
24560408
|
|---|
| 研究機関 | 九州工業大学 |
|---|
研究代表者 |
中村 和之 九州工業大学, マイクロ化総合技術センター, 教授 (60336097)
|
|---|
| キーワード | SRAM / メモリ / スタティックノイズマージ / レシオレス / SNM |
|---|
| 研究概要 |
本研究では、素子ばらつき、経年劣化等の課題を克服して、設計パラメータによらず動作が確保される新たなオンチップメモリ（レシオレスSRAM）の新しい設計手法の構築とそれを適用した性能実証用回路の試作・評価による性能実証を３ヵ年間で進めている。
前年度までに、意図的に設計パラメータをばらつかせたモザイクセル構成の１２トランジスタレシオレスSRAM回路を試作・評価し、素子ばらつきへの高い耐性を実証した。今期は、１２トランジスタ構成のレシオレスSRAMの低電源電圧特性を評価するために、１Kbの従来の６トランジスタSRAM回路と、１２トランジスタ構成のレシオレスSRAM回路を、VDECの0.18umプロセスを用いた試作し、比較評価を行った。その結果、従来の構成では、０．５Vまでの動作が限界であるのに対して、レシオレスSRAMでは、0.22Vという非常に低い電源電圧での動作を実測により確認できた。また同条件のばらつきを考慮した回路シミュレーション（モンテカルロ解析）により、素子ばらつきが存在しても、安定な低電源電圧下での動作が可能であることが分かった。また、MOSFETのしきい値電圧のばらつきに対する耐性を実測により定量評価可能なVth－TEGも、今年度設計と試作を行った。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
前年度までに、レシオレスSRAMの基本構成となる１２トランジスタ構成の回路で、ばらつきに強い効果を実チップで確認することができ、モザイクセル手法についての研究成果は、国際学会：IEEE International Conference on Microelectronic Test Structures (ICMTS 2013)で発表した。また、昨年度国内出願していた基本特許に対して、JSTからの海外出願支援制度に応募・採択され、国際特許出願を行うことができた。
今年度、モザイクSRAMによるレシオレスSRAMに関して、LSIのシステムのワークショップで、ポスター発表を行ったが、参加者からの投票による優秀ポスター賞を受賞した。また、レシオレスSRAMの最大の特長である超低電圧動作特性を測定することに成功し、従来のSRAMよりも圧倒的に低い電源電圧である0.22Vでの動作を確認できた。この成果については、現在、国際学会での発表の準備を進めている。
|
| 今後の研究の推進方策 |
目標としていたレシオレスSRAMの耐ばらつき評価の中で、実測によるMOSFETのしきい値電圧に対する耐性が未評価である。評価用チップはすでに試作済みであり、最終年度は、この評価を行う。同時に、レシオレスSRAMセルにおける消費電流削減のアイデアが出てきた。残された期間で、この新回路方式の検討を進めたい。
|
| 次年度の研究費の使用計画 |
予定していたチップの設計が予定よりも遅れ、次年度の試作発注となってしまったため。
残高は、チップ試作一回分である。最終年度の７月に試作を予定しており、それにより支出される予定である。
|
