素子ばらつき、経年劣化等の影響を受けない、完全ディジタル動作の新規オンチップメモリ(レシオレスSRAM)の研究開発を行った。 意図的に設計パラメータをばらつかせたモザイクセル構成のテスト回路、MOSFETのしきい値電圧を意図的にばらつかせることが可能な可変Vth-TEG、さらには従来SRAMと低電源電圧特性を直接比較可能なテストSRAMを試作し、それらの実測結果により、従来の6トランジスタ構成のSRAMに対して、レシオレスSRAM回路の素子ばらつきに対する高い耐性(ドレイン電流ばらつき2桁、しきい値電圧ばらつき3倍)、非常に低い電源電圧(0.22V)での動作を確認し、その有用性を実証した。
|