高精度アナログ・デジタル変換(ADC)回路の高速化を目的として縦続二重積分形ADCにおいて、精密と高速の積分を行う基準電流源の重みの比を電流パルスの個数の比で実効的に正確な電流比を実現する方法を提案した。この方式の主要構成要素である積分器を構成する増幅器の有限利得や基準電流源の出力抵抗および積分を制御するMOSスイッチのオフ抵抗がADCの直線性に与える影響を、理論からの検討とTSMC 90nm CMOSプロセスを用いたSPICEによる回路シミュレーョンにより設計要件と性能の関係を明らかにし、実現可能性を示した。
|