| 研究課題/領域番号 |
24560509
|
|---|
| 研究機関 | 山形大学 |
|---|
研究代表者 |
田村 安孝 山形大学, 理工学研究科, 教授 (40171904)
|
|---|
| 研究分担者 |
多田 十兵衛 山形大学, 理工学研究科, 助教 (30361273)
柳田 裕隆 山形大学, 理工学研究科, 准教授 (80323179)
|
|---|
| キーワード | 信号処理 / 多次元信号処理 / 多次元ΔΣ変調 / ハードウェア設計 |
|---|
| 研究概要 |
平成２５年度は，多次元ΔΣ変調の演算ハードウェアの実装方式と規模の拡大の検討を行った。
１．演算ハードウェアの実装方式の検討： ハードウェアのFPGAへの実装方式として，ハードウェア・ソフトウェア協調設計の考えを取り入れて，C言語により記述したアルゴリズムをHDLに変換することを検討した。HDLの生成には、C言語記述によりハードウェアを設計する開発ツール群であるImpulse C/CoDeveloperを用いた。積和演算を多用する演算回路をFPGAボード上に実装し高速動作することを確認した（多田，田村）。
２．規模の拡大の検討：空間チャンネル数とフィルタ次数を拡大する場合の回路規模を，シミュレーションにより見積もった（田村，柳田）。チャンネル数の異なる時間２次空間２次の変調システムについて，チャンネル数と，素子間隔，動作周波数を数値シミュレーションにより調べ，信号の空間周波数帯域と変調の安定性との関連を明らかにした（柳田，田村）。
３．アナログ空間フィルタの実装
24年度に開発した回路シミュレータ用ネットリスト自動生成ソフトウェアを使い，設計したアナログ空間フィルタのシミュレーションを行った。その結果，抵抗ネットワークによるアナログ空間フィルタが予想とおり働くことを確認した。また，出力１チャンネル分の回路を試作した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
実装方式にハードウェア・ソフトウェア協調設計の手法を採用できる見込みを得た。これにより，ハードウェア記述言語（HDL）のみによる設計の問題を解決できる。一方，ハードウェアの規模が大きくなることも判明した。また，この検討において実装したのは，超音波撮像の信号処理アルゴリズムである。次の段階として，多次元ΔΣ変調回路のハードウェア設計への適用と，大規模FPGAの使用も検討しなければならない。
24年度に未着手であった，アナログ空間フィルタの実装については，出力１チャンネル分の回路を試作した。今後は， この回路の動作を確認し，チャンネル数の拡大を，SPICEシミュレーションと実験により検討したい。
|
| 今後の研究の推進方策 |
１．空間フィルタ回路の実装：抵抗ネットワークを用いるアナログ空間フィルタのチャンネル数を増大する（田村，柳田）。また，実装に必要なFPGAの規模を見積もり，設計用ソフトを対応させてLSI構成の最適化を図る（多田）。
２．実測による評価：数kHzまでの帯域の時空間信号を多次元ΔΣ変調により量子化して振動素子アレイを駆動する。発生した信号のSN比によりシステムの評価を行う（田村，柳田）。ハードウェアの詳細な最適化の可能性を判断する（多田）。
|
| 次年度の研究費の使用計画 |
当初の計画ではミクスドシグナルオシロスコープによる回路の動作確認を予定していた。しかし，回路のほとんどをデジタル化できる見込みになったため，ソフトウェア的な動作確認で十分と判断した。また，実験設備を借用し，旅費，謝金なども別予算からあてるなどして，支出を抑えた。このため，次年度使用額が生じた。
ハードウェア構築に必要なLSIであるFPGAの規模は，現有の基板に搭載のものでは十分でないことが判明した。研究の検証に必要なFPGAの規模は，最終年度に予定していた検討の結果に依存するが，当初予定したものより大きくなり，新たな購入が必要となった。また，FPGAの規模の増大に開発用ソフトウェアを対応させなければならない。以上の基板およびソフトウェア購入費を次年度使用額から支出する予定である。
|
