|
本研究では、メニコア・FPGA・GPU向けの処理高速化のためのストリーム化およびその設計支援、加えて、それによって得られる高速なシミュレーションを前提としたシミュレーションに基づく完全な検証や設計修復に関する研究開発を行った。
今年度は、シミュレーションに用いるテストパタン生成手法と設計修正手法の研究を実施した。テストパタン生成手法によって得られたパタン集合は、高速化されたシミュレーション環境において、設計の正しさを完全に検証するために利用される。ここでの「完全」とは、設計をいくつかの部分回路に分割し、部分回路における任意の論理変化を設計誤りと定義するとき、そのような設計誤りの範囲において（それ以外の設計誤りは存在しないと仮定して）、設計の正しさが証明されるいうことである。そのような検証を可能とするテストパタン集合の生成手法は、設計全体が仕様を満たすような部分回路論理を同定できるパタン集合である。本研究では、このテストパタン生成手法を提案し、ISCASベンチマーク回路において、実際にテストパタン生成が可能であることを示した。設計修正手法についても、設計の一部をプログラム可能な部分回路で置換し、その論理を設計が正しくなるように求める手法に基づいている。このとき、部分回路の入力変数の不足によって、修復ができない場合があるため、効率的な追加変数探索手法を提案し、評価を行った。
研究期間全体を通しては、津波シミュレーションおよびニューラルネットワークシミュレーションを例題としたストリーム化による処理の高速化、シミュレーションによって完全な検証を行うためのテストパタン生成手法、誤りを持つ設計の自動修復手法を得ることができた。
|
