• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2014 年度 実績報告書

高品質・低コストLSIの創出に貢献する論理スイッチング均衡型テストに関する研究

研究課題

研究課題/領域番号 24650022
研究機関九州工業大学

研究代表者

温 暁青  九州工業大学, 大学院情報工学研究院, 教授 (20250897)

研究分担者 宮瀬 紘平  九州工業大学, 大学院情報工学研究院, 助教 (30452824)
梶原 誠司  九州工業大学, 大学院情報工学研究院, 教授 (80252592)
研究期間 (年度) 2012-04-01 – 2015-03-31
キーワードLSIテスト / スキャンテスト電力 / クロックスキュー / 最適電力テスト / 低電力テスト / テスト品質 / IR-Drop / テストデータ
研究実績の概要

LSI の大規模化・低電圧化・高速化に伴い、従来技術では対処できないテスト品質低下 (テスト不足・過度テスト)が深刻化し、高品質・低コスト LSI の創出を妨げる大きな問題となっている。本研究では、テストクロックパス周辺の論理スイッチング量の大幅なばらつきに起因する過度なクロックスキューによって内部クロック周期が大きく変動してしまうことがテスト品質低下の一因であるとする内部テストクロック周期変動原因説を提起した上、テスト入力に対するクロックスキュー定量化手法、及び、クロックスキュー削減のためのテスト生成技術とテスト設計技術を開発した。主な研究成果としては、(1)テストクロックばらつきの影響を計るためのメトリック(Weighted Impact)、(2) テストクロックばらつきを削減するためのスキャンセグメント再グルーピング手法(LCTI-SS)、(3)局所キャプチャ電力の高精度調整を特徴とする最適電力テスト手法(Right-Power Testing)、及び、(4)キャプチャ電力安全性保証型組込み自己テスト(Capture-Safety-Guaranteed Logic BIST)、などが挙げられる。これらの研究成果は、新しい研究分野の開拓という高い学術価値だけではなく、スマートフォーンやウェアラブル機器などに欠かせない超低電力LSIの高歩留まり化・高品質化にも貢献できるという高い産業的な価値もあるため、国内外から高く注目されている。

  • 研究成果

    (10件)

すべて 2015 2014

すべて 雑誌論文 (2件) (うち査読あり 2件、 謝辞記載あり 1件) 学会発表 (7件) 図書 (1件)

  • [雑誌論文] Test Pattern Modification for Average IR-Drop Reduction2015

    • 著者名/発表者名
      W.-S. Ding, H.-Y. Hsieh, C.-Y. Han, James C.-M. Li, X. Wen
    • 雑誌名

      IEEE Transactions on VLSI Systems

      巻: 未定 ページ: 未定

    • 査読あり
  • [雑誌論文] On Achieving Capture Power Safety in At-Speed Scan-Based Logic BIST2014

    • 著者名/発表者名
      A. Tomita, X. Wen, Y. Sato, S. Kajihara, P. Girard, M. Tehranipoor, L.-T. Wang,
    • 雑誌名

      IEICE Transactions on Information and Systems

      巻: E97-D ページ: 2706-2718

    • DOI

      http://doi.org/10.1587/transinf.2014EDP7039

    • 査読あり / 謝辞記載あり
  • [学会発表] A Soft-Error Tolerant TCAM for Multiple-Bit Flips Using Partial Don't Care Keys2015

    • 著者名/発表者名
      I. Syafalni, T. Sasao, X. Wen
    • 学会等名
      24th International Conference on Logic and Synthesis
    • 発表場所
      Mountain View, USA
    • 年月日
      2015-06-12 – 2015-06-13
  • [学会発表] Identification of High Power Consuming Areas with Gate Type and Logic Level Information2015

    • 著者名/発表者名
      K. Miyase, M. Sauer, B. Becker, X. Wen, S. Kajihara
    • 学会等名
      IEEE European Test Symposium
    • 発表場所
      Cluj-Napoca, Romania
    • 年月日
      2015-05-25 – 2015-05-29
  • [学会発表] A Soft-Error Tolerant TCAM Using Partial Don’t-Care Keys2015

    • 著者名/発表者名
      I. Syafalni, T. Sasao, X. Wen, S. Holst, K. Miyase
    • 学会等名
      IEEE European Test Symposium
    • 発表場所
      Cluj-Napoca, Romania
    • 年月日
      2015-05-25 – 2015-05-29
  • [学会発表] GPU-Accelerated Small Delay Fault Simulation2015

    • 著者名/発表者名
      E. Schneider, S. Holst, M.-A. Kochte, X. Wen, H.-J. Wunderlich
    • 学会等名
      Design and Test in Europe
    • 発表場所
      Grenoble, France
    • 年月日
      2015-03-09 – 2015-03-13
  • [学会発表] Soft-Error Tolerant TCAMs for High-Reliability Packet Classification2014

    • 著者名/発表者名
      I. Syafalni, T. Sasao, X. Wen, S. Holst, K. Miyase
    • 学会等名
      IEEE Asia Pacific Conference on Circuits and Systems
    • 発表場所
      Ishigaki Island, Japan
    • 年月日
      2014-11-17 – 2014-11-20
  • [学会発表] Data-Parallel Switch-Level Simulation for Fast and Accurate Timing Validation of CMOS Circuits2014

    • 著者名/発表者名
      E. Schneider, S. Holst, X. Wen, H.-J. Wunderlich
    • 学会等名
      IEEE International Conference on Computer-Aided Design
    • 発表場所
      San Jose, USA
    • 年月日
      2014-11-02 – 2014-11-06
  • [学会発表] Data-Parallel Switch-Level Simulation for Fast and Accurate Timing Validation of CMOS Circuits2014

    • 著者名/発表者名
      E. Schneider, S. Holst, X. Wen, H.-J. Wunderlich
    • 学会等名
      Design Automation Conference
    • 発表場所
      San Francisco, USA
    • 年月日
      2014-06-01 – 2014-06-05
  • [図書] Chapter 9 "Low-Power Testing for 2D/3D Devices and Systems" in Design of 3D Integrated Circuits and Systems2014

    • 著者名/発表者名
      X. Lin, X. Wen, D. Xiang
    • 総ページ数
      43
    • 出版者
      CRC Press

URL: 

公開日: 2016-06-01  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi