| 研究課題/領域番号 |
24650033
|
|---|
| 研究機関 | 北海道大学 |
|---|
研究代表者 |
本村 真人 北海道大学, 情報科学研究科, 教授 (90574286)
|
|---|
| 研究期間 (年度) |
2012-04-01 – 2014-03-31
|
| キーワード | サイバーフィジカル / ストリーム処理 / リコンフィギュラブル |
|---|
| 研究概要 |
ストリーム処理応用における反射型情報処理アーキテクチャの研究を、実アプリケーション設計とそのハードウェアによる評価という形で進めた。評価用のハードウェアには、DRP（という動的にハードウェアを再構成できるデバイスを用い、ハードウェア構成の開発はC言語で記述したアプリケーションをCyberWorkBenchという現在最も高機能／高性能と言われる高位合成ツールを用いて変換することにより行った。また、実装するアプリケーションには、ストリーム処理の中でも最も計算コストの高いオペレータの一つであるWindow Joinを選んだ。開発は全てC言語で行い、一般的で非常に単純なCのコードから始め、その後段階的にコードを改変することにより最適化を行ってみた。最適化の各段階では性能を計測し、最終的に各段階で行った最適化においてどのようなハードウェア開発の知識が必要になり、その最適化がどの程度の性能向上をもたらしたのかを分析した。
これまで高位合成ツールを用いたハードウェア開発を行った際の最適化は、開発者の経験や裁量によるところが大きかったが、本研究では最適化に必要な視点を明文化しようと試みた点が大きな特徴である。
8段階の最適化の結果、シンプルなアーキテクチャから、内部でデータを柔軟にバッファリングしそれをポインタ管理するアーキテクチャを得た。この間、性能は200倍以上に向上し、CPUベースの処理と比べて電力効率は27倍高かった。各段階で施した最適化の分析の結果、ソフトウェア技術者がハードウェア開発を行う際には次のような点についてハードウェア開発の知識が必要であることがわかった：1) 入出力、2)バッファリング、3)リソース量、4) リソース種類、5)ループ。この知見を活かし、より本格的なアプリケーションを通した知見の蓄積を進める。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
交付申請時の研究計画においては、≪分散バッファ型プログラミングモデル≫と≪仮想ハードウェア型実行モデル≫の二つの基本技術を確立するとともに、これを実際のストリーム処理アプリケーションに適用し、実験・評価を行うことを本年度目標として掲げていた。本年度は上述のようにWindow-Joinを対象として、当初計画通り研究を進展させることができた。
|
| 今後の研究の推進方策 |
これまでの研究から、ハードウェアをある程度分野にカスタマイズした「ハードウェアモデル」と、そのテンプレート上でのプログラム手法を定義する「ソフトウェアモデル」の両方を整合よく定義することが重要であることがわかってきた。今後は、よりアプリケーションを大規模化するとともに、評価例を積み重ねていき、ハードウェアモデル/ソフトモデルを詳細化していく。
具体的には、本年度実験評価結果を元に、プログラミングモデル・実行モデルのリファインを進める。また、DRPだけではなくFPGAを用いて同様の評価を行い、その差分から動的再構成の効果を明らかにする。これらの活動を踏まえ、ストリーム処理型リコンフィギュラブルアーキテクチャの提案を行う。最終的には反射型情報処理アーキテクチャ構想全体をまとめて、従来型情報処理スキームと比較しその効果を明らかにする。
≪FPGA上での実験・評価≫ まず初年度と同一のアプリケーションをFPGA上で評価する。本評価の目的は以下の通りである。（1）ネットワーク用途向けに開発されたFPGAボードを用いれば20-100Gbpsの高速なストリーム入力が可能であることを利用し、処理性能の上限値を確認する。（2）動的再構成機構が存在しないことがどの程度実行モデル上の制約要因になるかを確認するとともに、FPGAの静的な部分再構成技術の有効性を検証する。
|
| 次年度の研究費の使用計画 |
24年度はDRPを用いた評価に注力したため、FPGA利用環境の導入時期が遅れた。このため、この分の未使用額が発生した。25年度は、FPGA利用環境の構築に適切に使用していく。
|
