|
グラフェンの電気伝導に対する電極接続の影響を低減し、短チャネル2端子デバイスにおいて高電界効果移動度を実現することを目的とした実験的研究を行い、以下の成果を得た。
1) チャネル長を短くすると電界効果移動度が低下する現象は、調べた電極金属すべてで観測されたが、その程度は、金属種、成膜条件に依存することがわかった。Ti/Au電極の場合には、仕事関数から期待されるのとは逆向きにグラフェンがドープされていることが分かり、「仕事関数差による電荷密度の固定化」という単純なストーリーでは説明できないことが示唆された。また、Cr/AuやCrO/Cr/Auを用いた場合には、電気伝導率のゲート電圧依存性に２つのディラック点が見られた。１次元抵抗モデルにもとづく数値シミュレーションによって、電極直下のグラフェンは電極からの電荷ドープを受けているがキャリア密度は完全にはピン止めされていないことがわかった。
2) 単層グラフェンと化学的性質が最も近い多層グラフェンを金属電極とグラフェンとの界面に挟み込むことによって、電極からの電荷ドープを軽減することを目指して、基板上に多層グラフェンを直接成長する方法を開発した。
3) 多層グラフェンをSi基板上に直接成長する方法を利用して、多層グラフェンを金属電極とグラフェンとの界面に挟みこんだ構造を作製し、電極からのキャリアドープを軽減することを試みた。製膜領域を10ミクロン程度の領域に制限した場合には触媒が微粒子化し、一様な多層グラフェンの製膜には現時点で成功していない。そこで予備実験として、アモルファスカーボン(a-C)を界面に挟み込んだ構造について測定を行った（電極：Cr/Au）。その結果、低ゲート電圧側のディラック点が消失し、電極からの電荷ドープが除去されていることが確認されたが、a-Cによる荷電不純物散乱増大の傾向が見られた。
|
