本研究課題では高電力効率な in-order 実行系と,縮小された高性能な out-of-order 実行系の ,2つ実行系からなるハイブリッドなパイプラインを持ったプロセッサのアーキテクチャを研究し,これによりプロセッサの性能を保ちながら消費電力を大きく削減することが可能となった.本研究課題では,当該分野における世界最高峰の国際会議であるIEEE/ACM International Symposium on Microarchitecture (MICRO) にて本研究の論文が採択されたのをはじめとして,この新しいアーキテクチャに関する提案や評価結果を国際会議や論文誌にて発表した.
|