| 研究概要 |
低炭素社会の実現には半導体パワーデバイスの性能向上が不可欠である。本研究では、SiC特有の物性を活かした動作原理に基づく低エネルギー損失SiCパワーMOSトランジスタの創製を目的とする。本年度は、平面型ショットキーSiC-MOSFET実現に向けて、デバイス動作に要求されるショットキー障壁高さを検討すると共に、Ni,Al,Ti,Hfを4H-SiC(0001)基板上に成膜し、ショットキーダイオード特性評価を行った。デバイスシミュレーションを用いてショットキーMOSFETの動作検証を行ったところ、良好な動作特性を得るためにはショットキー障壁高さは0.3eV以下とする必要があることがわかった。Al,Ti,Hfを用いて作製したショットキーダイオードは、各金属の真空仕事関数が異なるにも関わらずショットキー障壁高さはいずれも約1.0eVであったことから、金属/SiC界面でフェルミレベルピニングが起きていることが示唆された。そこで、ショットキー障壁高さを変調するために、極薄の絶縁膜(SiO_2、AlO_x、TiOx_、HfO_x)を金属/SiC界面に挿入したところ、1.5nmのHfO_x層を挿入したHf/HfO_x/SiC構造で最も低いショットキー障壁0.61eVを得た。なお、挿入するHfO_x層が1nmよりも薄いとフェルミレベルピニング解放の効果が弱くショットキー障壁高さはほとんど変わらず、2nmより厚いと電子のトンネル抵抗が大きくなり電流が得られなかった。
また、参照デバイスとなる一般的なn^+/p接合を有するMOSFET作製プロセスの構築も行い、高温熱処理による表面荒れが電子移動度を劣化させることを明らかにした。
|
