| 研究課題/領域番号 |
24700033
|
|---|
| 研究機関 | 広島大学 |
|---|
研究代表者 |
伊藤 靖朗 広島大学, 工学(系)研究科(研究院), 准教授 (40397964)
|
|---|
| 研究期間 (年度) |
2012-04-01 – 2016-03-31
|
| キーワード | FPGA / 組込みDSPブロック / 組込みブロックRAM / 並列処理 / ハフ変換 |
|---|
| 研究実績の概要 |
平成26年度では，メニーコアアーキテクチャの設計の一例として，二値画像中の円を検出するハフ変換の新しいFPGAアーキテクチャの設計，及び実装を行った．ハフ変換とは，デジタル画像処理で用いられる特徴抽出法の一つで，パラメータ空間への投票処理をすることで，画像中の特徴（直線、円、楕円等）を検出する手法である．近年，FPGAには何百の組込みDSPブロックやブロックRAMが搭載されている．例えば，Xilinx社のVirtex-7ファミリFPGAには高速な乗算器，加算器，パイプラインレジスタ等で構成されたDSP48E1や18kbitのデュアルポートメモリであるブロックRAMが搭載されている．そのため，DSPブロックやブロックRAMを効果的に利用することは，FPGAを用いた計算高速化のためのもっとも重要な鍵の一つである．新しいアーキテクチャでは，DSP48E1を398個，18kbitブロックRAMを309個利用し，それらを並列に動作させハフ変換を実行する．このアーキテクチャは１次元のハフ変換を組合わせることによって，既存の円検出のハフ変換と比べて小規模なメモリサイズで実行可能な手法を実装し，投票回数とメモリサイズの削減を実現した．実装の結果，400×400の任意の画像に対して，ハフ変換を5.337msで実行することを確認した．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
平成26年度の結果より，本研究テーマであるFPGA向けメニーコアアーキテクチャには，FPGAに搭載されるDSPブロックとブロックRAMの効果的に利用することが重要であることを認識できた．特に，DSPブロックの利用の効率化が回路の性能及びサイズに大きく影響することより，本研究テーマに適したハードウェアアルゴリズムの開発の指針を示すことができた．
|
| 今後の研究の推進方策 |
平成26年度までに得られた結果より，次年度以降も様々な問題に対して，メニーコアアーキテクチャを提案していく．具体的には，画像処理や数値演算などの問題に適用させていきたい．
|
| 次年度使用額が生じた理由 |
最近，FPGAベンダから様々な新しいアーキテクチャのFPGAが提案されており，本研究テーマとマッチしたFPGAを搭載したボードを購入する予定である．
|
| 次年度使用額の使用計画 |
FPGAを搭載したボードを購入予定。
|
