| 研究課題/領域番号 |
24700042
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
飯塚 哲也 東京大学, 工学(系)研究科(研究院), 講師 (10552177)
|
|---|
| キーワード | 電子デバイス・機器 / 集積回路 / 経年劣化 / NBTI / PUF / 時間-デジタル変換 |
|---|
| 研究概要 |
様々なデジタル情報家電に広く利用されているシステムLSIにおいて、製造過程でLSIの内部にトラップ回路が挿入されたり、偽のLSIが製品に混入されたりすることで、システムLSIの内部情報や秘密情報が外部から盗み出される危険性が近年指摘されている。それらの危険性に対して、集積回路の製造ばらつきを固有の物理的特徴とみて、そのIDとして利用するシリコンPUFと呼ばれる技術が注目されている。本研究では、極微細CMOS技術におけるトランジスタ性能の経年劣化効果を積極的に活用することで、新規な構成で安定したID認証システムを実現可能なPUF回路を提案する。
本年度はその入力信号パターンに強く依存するトランジスタの経年劣化効果について、劣化量の正確な見積もりのために回路シミュレーションと劣化シミュレーションを同時に行うために、物理現象を回路素子としてモデル化を行うことで、一般的な回路シミュレータであるSPICEシミュレーションと同時にトランジスタの劣化量を推定する手法についてそのモデル化を進め、シミュレーション上で高速に劣化を再現するとともに、劣化加速試験を実現できる環境を構築した。また、PUF回路が主に使用される暗号LSI等において、外部に漏洩する磁界から内部の情報を読み取ることが可能出るかどうかについての検討およびシミュレーションによる内部動作状態の推定方法について検討し、外部への動作状態の漏洩が少ないPUF回路への応用についての検討を行った。さらに、構築したシミュレーション環境により、素子の初期ばらつきに依存して劣化後のばらつきが変化することを確認した。また、PMOSトランジスタに意図的なストレスを与えることでその電流を変化させ、遅延差を固定化させる回路構成について検討を行った。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
4: 遅れている
理由
トランジスタの経年劣化効果はその素子への入力信号に強く依存するため、その正確な挙動の見積もりのため回路動作と劣化効果のシミュレーションを同時に行う環境を構築し、素子の初期ばらつきに依存して劣化後のばらつきが変化することを確認したが、実際の経年劣化効果を活用し、ばらつきに依存して異なる遅延を持つ回路に対してその遅延差を固定化するための回路構成への適用を行うため、より詳細にその挙動について検証する必要があり、それに伴い予定していたチップ試作およびシステム構築の計画に遅延が生じている。
|
| 今後の研究の推進方策 |
次年度では、初期ばらつきに依存して変化するトランジスタ劣化後のばらつきについてその挙動をより詳細に検証し、経年劣化効果を活用し、初期ばらつきによって発生する二つの信号経路の遅延差を固定化する回路構成について詳細な検討を進めるとともに、その実装・評価を行う予定である。固定化された微少な遅延差を精緻に検出するために、初年度に主に開発・検証を行ったオンチップ時間差検出器と組み合わせたPUF回路方式について詳細な検討・検証を行うとともに、提案する方式の実装・評価を行う。
|
| 次年度の研究費の使用計画 |
トランジスタの経年劣化効果はその素子への入力信号に強く依存するため、その正確な見積もりのため回路動作と劣化効果のシミュレーションを同時に行う環境を実現し、素子の初期ばらつきに依存して劣化後のばらつきが変化することを確認したが、実際のPUF回路への適用を行うためさらにその挙動について検証する必要があり、それに伴い、予定していたチップ試作およびシステム構築に使用する予算が未使用額として残っている。
次年度ではトランジスタの劣化効果のさらなる解析および調査、またその検証およびPUF回路の実装・実証のためのチップ試作に未使用額を使用する予定である。また、測定およびシステム構築に必要となる基板・装置の購入に使用する予定がある。さらに、得られた結果を広く内外に公表するため、学会発表および論文投稿に使用する予定がある。
|
