| 研究課題/領域番号 |
24700047
|
|---|
| 研究機関 | 三重大学 |
|---|
研究代表者 |
佐々木 敬泰 三重大学, 工学(系)研究科(研究院), 助教 (20362361)
|
|---|
| 研究期間 (年度) |
2012-04-01 – 2016-03-31
|
| キーワード | 低消費電力高性能プロセッサ / 可変パイプライン構造 / パイプラインプロセッサ / プロセッサアーキテクチャ |
|---|
| 研究実績の概要 |
本研究の目的は、高性能かつ低消費電力を実現するプロセッサの開発である。一般に、プロセッサの負荷は実行するプログラムやデータに依存する。更に、一つのプログラムの実行においても、負荷は刻々と変動する。しかし、従来型プロセッサは典型的な処理やデータに合わせてプロセッサ構成を最適化しており、常に最適な構成であるとは言い難い。そこで、本研究ではプロセッサのパイプライン構造を、現在実行しているプログラムの処理内容やデータの特性に適した構成に動的に変化させることで、高性能と低消費電力の両立を実現する。
これまでの研究では、シングルパイプラインプロセッサに低電力化手法を組み込むことで性能評価を行ってきたが、近年はスマートフォン等の携帯端末でもスーパスカラプロセッサ等の高性能プロセッサが搭載されている。そこで、より実用的な評価を行うため、平成25年度に引き続き、スーパスカラプロセッサの自動生成ツールであるFabScalarをベースとした開発を進めてきた。平成26年度はFabScalarを用いてスーパスカラプロセッサを設計し、LSIチップを試作した。試作LSIは単なるプロセッサコアだけでなく、現実的な評価に必要なキャッシュシステムやバスコントローラを内蔵しておる。そのため、本LSIを用いて評価することにより、シミュレーションでは得られない現実的な実測値を求めることができるようになると考えられる。試作したLSIチップの納品が年度末であったため、試作チップを用いた評価は平成27年度に行う予定である。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
当初予定では、平成26年度はLSIチップを試作し、性能評価をする予定であった。しかしながら、平成25年度に、より現実的な評価を行うためベースラインプロセッサをDEC Alpha 21264からMIPS32に変更したこと、及び設計に利用するEDA/CADを変更したことにより、当初予定よりも計画が遅れている。しかしながら、ノースカロライナ州立大学で開発したFabScalarに対し、オペレーティングシステムを動かすために必要なコプロセッサ、及び現在組込み機器等で広く用いられているAMBA4バスプロトコルインタフェースの組み込みが完了しており、シミュレーションにより正常に動作することを確認できている。また、論理合成・配置配線を行い、実際にLSIチップとして実装できることを確認した。設計したLSIチップはローム社の0.18um CMOSプロセスで製造し、平成26年度末に試作チップが納品された状態である。
|
| 今後の研究の推進方策 |
平成26年度末に試作LSIが納品されたため、平成27年度は試作LSIの評価、及び評価結果の解析を行う予定である。設計したプロセッサは当初予定よりも高機能で複雑になったため、提案している低電力化手法をすべて組み込んだ場合、試作LSIが正常に動作せず、LSIチップを用いた実測データが取れない危険性が発生した。そこで、本LSI試作では提案手法を組み込む代わりに、シミュレーションを行うのに必要な基礎データを取るためのベースラインプロセッサに設計変更をした。平成27年度は試作したLSIチップの評価を行うとともに、実測データを詳細に解析し、提案している低電力化手法の効果を評価する予定である。
|
| 次年度使用額が生じた理由 |
本研究課題では、低消費電力プロセッサのLSIを実際に設計・試作して性能評価をすることを計画していた。しかし、設計に用いるCADライセンス供給停止や仕様変更等に伴い、当初予定からの遅れが回復できなかったため、平成26年度に予定していた試作LSIの動作検証等の作業が終了しておらず、またその結果の対外発表も行えなかったため、予算の一部が未使用となった。
|
| 次年度使用額の使用計画 |
既にLSIの設計は完了しており、試作したLSIチップは納品済みである。そのため、平成27年度は当初予定から遅れたが、計画通り試作LSIチップの動作検証とその結果の学会発表等で予算を利用する予定である。
|
