研究課題
若手研究(B)
高位合成におけるループパイプライン化では開始間隔の削減が性能向上の鍵となるが、従来技術では、発生するかどうか実行前に不明なRAW依存関係を常に発生すると想定するため、開始間隔が増大する課題があった。本研究では、そのような依存関係において、メモリに書き込む値をレジスタにも書き込み、依存関係の発生を実行時にチェックし、発生時にはレジスタをアクセスすることで、開始間隔を短縮する技術を開発し、最新のループパイプライン化技術と比べて実行時間を平均40%削減できた。
すべて 2013
すべて 雑誌論文 (1件) (うち査読あり 1件) 学会発表 (3件)
IPSJ Transactions on System LSI Design Methodology
巻: Vol. 8(印刷中)
https://www.jstage.jst.go.jp/browse/ipsjtsldm