| 研究課題/領域番号 |
24760062
|
|---|
| 研究機関 | 名古屋大学 |
|---|
研究代表者 |
荻野 正雄 名古屋大学, 情報基盤センター, 准教授 (00380593)
|
|---|
| キーワード | 領域分割法 / 並列有限要素法 / ヘテロジニアスコンピューティング / ハイパフォーマンスコンピューティング / 超大規模計算 / CPU-GPUハイブリッド並列処理 |
|---|
| 研究概要 |
本年度は，ヘテロジニアス型計算機アーキテクチャとしてメニーコアコプロセッサを搭載した並列計算機を対象とし，領域分割型反復法の実装及び基礎的性能評価を行った．メニーコアコプロセッサはIntel社Xeon Phiを対象とし，ネイティブ実行モデルによる有限要素解析の性能評価を行った．これにより，疎行列ベクトル積部分は非常に高い台数効果が得られ，4コアCPUに比べて3.5倍の高速化が得られることが分かった．しかし，要素行列の重ね合わせ処理など並列化に適さない部分は計算時間が増加するため，計算全体としては3倍の高速化にとどまった．さらに，前年度構築したOpenMP並列版領域分割法の性能評価を行った．これにより，メニーコアではCPUに比べて計算時間が1.5倍に増加することが得られた．これは，メニーコアアーキテクチャではコアあたりのメモリバンド幅がCPUに比べて小さくなることが原因であり，今後はアルゴリズムの変更を検討する必要があることが分かった．
次に，磁場解析向けに複素数演算の高速化を行った．従来の構造体配列(AoS)型から，C99規格のcomplex型に変更することで，コンパイラによるSIMD化が促進され，複素数四則演算がIntelプロセッサにおいて2～4倍，Sparcプロセッサにおいて5～10倍の高速化が可能であることが得られた．
さらに，超大規模自由度解析として，1,000億自由度規模解析の高速化を行い，約11.6時間で成功した．また，1兆自由度解析の実現に向けたメッシュ規模の予測を行った．これにより，4面体2次要素を用いた構造解析において約3,500億要素，4面体Nedelec 1次辺要素を用いた磁場解析において約5,200億要素が必要となることが分かった．1兆自由度規模メッシュ作成に向けて，ハイブリッド並列メッシュ細分割ツールを作成中である．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本研究は，エクサスケール級演算性能を持つスパコンによって解決されるべき課題で必要となる数兆から百兆自由度規模を実用時間内で実現する数値計算法の開発を行うものであり，最終目標として，数兆自由度規模モデルを用いた磁場構造連成解析の実現を目的としている．また，今後の大規模計算を支える計算機アーキテクチャの1つとして，異種演算装置の混在を想定し，ヘテロジニアスコンピューティングへの対応も行う．
超大規模解析として，本年度は現在のペタスケール級スパコンを用いた1,000億自由度規模構造解析の実用化研究をすすめ，静解析を約11.6時間で実現することに成功した．また，将来の計算機に向けた1兆自由度規模メッシュ生成に関する研究も開始しているなど，おおむね順調にすすんでいる．
ヘテロジニアスコンピューティングとして，Intel Xeon PhiなどのメニーコアCPU，NVIDIA TeslaなどのGPUが想定されるが，本年度はIntel Xeon Phiへの移植に成功するなど，おおむね順調にすすんでいる．
磁場構造連成解析システムの開発として，本年度は構造解析と比べて理論演算ピーク性能比が低かった磁場解析について，複素数演算の実装改善による高速化に成功するなど，おおむね順調にすすんでいる．
|
| 今後の研究の推進方策 |
平成26年度は，メニーコアCPUを含むヘテロジニアス環境向け並列処理に関する研究を行う．特に，ネイティブ実行モデルとの高効率な負荷分散アルゴリズムの開発及び実装を行う．また，BDD前処理アルゴリズムの並列性について研究し，ヘテロジニアス環境における計算効率の改善を目指す．さらに，ハイブリッド並列メッシュ細分割システムを開発し，1兆自由度規模モデルの構造解析を実現する．
平成27年度は，ヘテロジニアス型スパコンを用いて，1兆自由度規模モデルの磁場構造連成解析を実施する．また，メモリの混在・階層構造向け領域分割型反復法の開発及び実装を行うことで，さらなる高速化を実現する．さらに，100兆自由度規模解析実現に向けた研究を推進する．これにより，エクサスケール級スパコン並びにその後を見据えた並列反復法について提案する．
なお，本研究における成果は，オープンソースソフトウェアとして整備し，一般公開することで社会への還元を行う．
|
| 次年度の研究費の使用計画 |
占有可能なメニーコアコプロセッサ搭載開発環境を整備する予定であったが，全国共同利用施設において同型の計算環境が整備されたことから，導入計画の見直しを行ったため，次年度使用額が生じた．
全国共同利用施設等において提供されていないメニーコア・GPU・CPUヘテロジニアス計算機を導入し，プログラム開発環境を整備する．また，コンパイラ等のプログラム開発環境を継続して整備し，研究の高効率化を行う．大規模計算の実験には，全国共同利用の計算資源を利用する． 研究成果の発表として，国内会議における研究発表や学術論文誌への投稿を行う．
|
