研究課題/領域番号 |
24760266
|
研究種目 |
若手研究(B)
|
研究機関 | 名古屋大学 |
研究代表者 |
新津 葵一 名古屋大学, 工学(系)研究科(研究院), 講師 (40584785)
|
研究期間 (年度) |
2012-04-01 – 2015-03-31
|
キーワード | 半導体集積回路 / アナログ回路 / ジッタ / クロック回路 / テスト容易化 / 低電力化回路技術 / 高速化回路技術 / デジタル回路 |
研究概要 |
本年度は、誘導結合型無線接続ジッタ情報システムの構築を目的として、回路全体のアーキテクチャの検討・基盤技術の半導体集積回路(相補型金属酸化膜半導体集積回路、CMOS、シーモス)での第一次検証を行った。まず、回路全体のアーキテクチャについては送信機側に位相検出器回路(計測対象となるタイミング・ジッタは理想タイミングからの時間的なずれ・ゆらぎに相当するため、理想クロックからの位相のずれを検出することでジッタの検出が可能である。)を用い、受信機側においては送信機側から誘導結合を介して伝送されたジッタを受信するためのサンプリング回路を用いることを検討した。 このアーキテクチャを実現するための基盤となる技術として、低ジッタ・サンプリングクロック生成のためのジッタ低減回路技術の開発・試作検証を行った。受信機側のサンプリング回路において利用するサンプリングクロックにジッタが存在すると、送信側にて検出されたジッタを正確に伝送することが出来ず、誘導結合型無線接続ジッタ情報システムの精度を劣化されてしまうため、低ジッタ・サンプリングクロックの生成は必須の課題であり、本研究課題の最終的な完成度を決める最も重要な基盤技術である。ジッタ低減を実現するために、互いに無相関なエッジを生成する遅延回路、統計的にジッタ同士の平均を取るための位相ブレンディング回路、遅延回路での誤差をキャリブレーションするためのクローズドループ型キャリブレーション回路を提案した。上述の技術を組み合わせることでジッタ低減を実現し、実際に半導体集積回路上に実装して動作の確認・実証を行うことに成功した。この成果によりチップ内のジッタを高精度に検出し、無線接続にて伝送するための基盤となる技術が開発され、半導体集積回路のさらなる高速化・高性能化への道筋を示すことができた。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
最大の目標である、アーキテクチャの検討まで進めることができ、さらに基盤となる回路技術の開発まで行うことができたため、当初の計画以上に進展することができた。 アーキテクチャ検討については、当初の計画以上に順調に進めることができ、誘導結合型無線接続ジッタ情報システムのすべての要素回路を決定できたことで来年度に向けて弾みをつけることができた。 アーキテクチャの検討に加えて、誘導結合型無線接続ジッタ情報システムの高性能化に大きく寄与可能な要素回路技術である低ジッタクロック生成回路の開発・検証にも成功できたため、この点においても当初の計画以上の進展をすることができた。
|
今後の研究の推進方策 |
今後は、本年度に開発した基盤技術をもとにさらに研究を発展させてゆきたい。具体的には、誘導結合部分の回路の開発を進めてゆきたい。 誘導結合部分の回路の開発においては、これまでに検討した回路アーキテクチャを実際のトランジスタレベルまでに落とし込んで、スケマティック(簡易回路モデル)レベルでのシミュレーションを行っていく予定である。その後、実際の半導体集積回路プロセスを用いてマスクレイアウトを作成し、マスクレイアウトを加味した上でのポストレイアウトシミュレーションを行っていくことを検討中である。
|
次年度の研究費の使用計画 |
次年度は、誘導結合型無線接続ジッタ情報システムにおける誘導結合部分の最適化を目指した電磁界解析シミュレーションを行う。それに伴い、電磁界解析シミュレーションソフトウエアの購入を検討している。誘導結合部分におけるインダクタには半導体集積回路上の配線層を用いて形成するため、物理上の制約が非常に大きい。電磁界解析シミュレーションソフトウエアを購入することで、より高精度な誘導結合部分の設計が可能となる。
|