| 研究課題/領域番号 |
24760276
|
|---|
| 研究種目 |
若手研究(B)
|
| 研究機関 | 名古屋大学 |
|---|
研究代表者 |
田中 雅光 名古屋大学, PhD登龍門推進室(工), 特任講師 (10377864)
|
|---|
| 研究期間 (年度) |
2012-04-01 – 2015-03-31
|
| キーワード | 超伝導 / 集積回路 / 単一磁束量子回路 / SFQ回路 / メモリ / 低消費電力 |
|---|
| 研究概要 |
本研究では、高速低消費電力を特徴とする単一磁束量子（SFQ）回路による、シフトレジスタ型メモリの大容量化と低消費電力化を目指している。平成24年度は、データを記憶するシフトレジスタ部分の設計に必要な論理ゲートの設計と、試作による評価を行った。また、低消費電力化に向けて、電源の低電圧化に関する検討と、新たな回路構造の提案を行った。成果については国際会議等で発表を行うとともに、超伝導メモリに携わる研究者同士で情報交換も行った。
まず、従来の回路構成を見直し、簡略化した新しい回路構造を提案した。従来回路で極限までジョセフソン接合を減らした場合と比較すると、1 ビットあたりの接合数は同じとなるが、単純で規則的なレイアウトによる高集積性や、バイアス電流の低減による低消費電力性が特徴である。数値解析により、回路がシフトレジスタとして機能することを確認し、構成要素となる論理ゲートの設計を進めた。回路パラメータの最適化を行い、+/-10%程度の動作余裕度が得られたため、回路の試作を行った。実験による評価の結果、回路の動作は確認できたが、歩留まりや安定動作の面ではまだ不十分であることが分かった。今後、回路パラメータの見直しと再度の試作、評価を進める。
また、SFQ回路の低雑音化のための新たな回路構成法の提案も行った。SFQ回路における主な雑音源は、ジョセフソン接合を安定してスイッチさせるために並列に接続する外部抵抗（シャント抵抗）であることが分かっているが、そのシャント抵抗の接続方法を変えることで回路動作への影響を抑えられることを見いだした。これまでに数値解析により、その効果を確認することができたので、今後は実験により検証を進める。独立して進めている、電源電圧の低電圧化による低消費電力化技術と合わせ、メモリの要素回路への適用を予定している。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
本研究のスタート地点となる、提案した回路構成によるシフトレジスタについては、基本的な動作が数値計算及び実験により確認ができており、今年度までに有効性の確認ができたと考えられる。メモリを構成するには、高い歩留まりが要求される。まだ十分な回路パラメータは得られていないが、後述するように解決するためのアイディアを考えており、平成25年度にその効果を検証する。実験で得られた動作余裕度が、数値計算の結果に比べ小さい問題については、寄生成分の影響等も考えられるが、平成25年度に予定している数回の試作を通して知見る見込みである。これらを合わせ、回路パラメータの最適化に反映させれば、十分な水準の回路設計ができると考えている。
低消費電力化に対する取り組みに対しては、新たな低雑音化のための手法を見いだすなど、当初の予定よりも進んだ。平成25年度の予定として、実験による効果の検証を追加する。また、低電圧化によりこれまでに消費電力を1/10程度に低減することが明らかとなり、当初の目標は概ね達成可能であると見込んでいるが、今後は、更なる低消費電力化を目指すつもりである。
|
| 今後の研究の推進方策 |
平成25年度は、本研究で肝となる、シフトレジスタメモリを構成するための論理ゲートの回路パラメータの最適化を引き続き進め、メモリとして利用可能な水準まで歩留まりや安定性を向上させる。より安定な動作を実現するため、回路にダンピング抵抗を追加するアイディアをその解決案として考えており、数値計算と実験により効果を検証する。メモリ部分の性能（遅延時間や回路面積など）がある程度見積もれた時点で、デコーダなど周辺回路の構成に関する検討を開始する。具体的には、シフトレジスタのビット長やブロックサイズの決定、クロック信号の分配方法などが検討項目としてあげられる。
メモリの低消費電力化に関する検討は、当初の目標以上を達成すべく、さらに進める。昨年度提案した低雑音化技術と、電源電圧の低電圧化技術をあわせ、一層の低消費電力化が可能であるかどうか検討するとともに、平均スイッチング確率が低く構造が規則的なメモリに特有な低消費電力化手法として、例えばバイアス電流供給の直列化などの適用可能性について検討を行う。
昨年度は、試作を依頼している超電導工学研究所（平成25年度より産業技術総合研究所）の試作ラインにおいて装置の更新があり、試作チップの供給が限られていた。同試作ラインを利用している国内の他の研究機関との情報共有化強化については、平成25年度以降にデータベースシステムの強化と平行して進めることを予定している。
|
| 次年度の研究費の使用計画 |
平成25年度は、試作による回路の評価を繰り返し行う。SFQ回路の設計と評価は、これまで研究を行ってきた設計・測定環境を引き続き利用し、名古屋大学が所有する既存の計算機と測定機器、及びVDECの提供によるCADソフトを用いる。実験に必要な消耗品（液体ヘリウム等）は適宜購入する。
また、これまで代表者が運用を続けてきた、超伝導集積回路の評価結果を集めたデータベースシステムについては、昨年度までに試作ラインの体制が一段落したことを受け、強化を行う。平成25年度に大容量ディスクアレイの購入を予定している。これは、ここ数年の運用結果を踏まえ、より詳細なフィードバックを試作サイドと設計に行えるようにするため、これまでデータ量が大き過ぎて登録できなかった、デバイス特性の評価結果などを登録できるようにするためである。メモリセルの高い歩留まりを得るには、このような地道な情報の蓄積と解析が不可欠と考えている。
昨年度提案した雑音の低減化手法を含め、得られた研究成果は国内外で成果発表と情報収集を積極的に行う予定である。平成25年度は、少なくとも2件の国際会議での発表を予定している。
|
