| 研究実績の概要 |
本研究では、高速低消費電力を特徴とする単一磁束量子（RSFQ）回路による、シフトレジスタ型メモリの大容量化といっそうの低消費電力化を目指している。シフトレジスタ型メモリは、一次キャッシュメモリへの応用に適した、RSFQ回路と同程度の数十GHz以上の速度での読み書きができる特長を持つ。
集積度の向上と消費電力の削減を進めるため、昨年度までに単純で規則的なレイアウトによる新規回路の検討、駆動電圧を下げることによって大幅に消費エネルギを下げる、LV-RSFQ回路技術の確立などを実施してきた。これらの技術をシストレジスタに適用すれば、従来の1/10から1/100に消費電力を低減化可能であるという見込みを得ている。しかしながら、メモリシステムを構築するには、データを記憶するシフトレジスタ部分以外にも、デコーダや読み出し回路が必要であり、これらの周辺要素回路も性能や集積度に影響を与える。
平成26年度は、周辺要素回路の検討を進め、メモリシステム全体に関する研究を行った。具体的にRSFQマイクロプロセッサとの接続を想定しながらメモリシステムの構成法を検討し、面積利用効率の高いデコード回路の提案やRSFQ回路に適したブロックサイズの選択、機能・性能と集積度のトレードオフの見極めるなどによって、これまでに試作されたRSFQ回路としては最高密度となる1平方センチメートルあたり200,000接合を超える、高密度メモリシステムの実装例を示した。設計したシフトレジスタ型メモリを統合したマイクロプロセッサのプロトタイプ試作も行った。これらの成果は論文及び国際会議（3件の招待講演を含む）、国内学会の発表で公表した。
|
