• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2013 年度 実績報告書

誘導結合を用いたビルディングブロック型計算システムの研究

研究課題

研究課題/領域番号 25220002
研究種目

基盤研究(S)

研究機関慶應義塾大学

研究代表者

天野 英晴  慶應義塾大学, 理工学部, 教授 (60175932)

研究分担者 並木 美太郎  東京農工大学, 工学(系)研究科(研究院), 教授 (10208077)
中村 宏  東京大学, 情報理工学(系)研究科, 教授 (20212102)
宇佐美 公良  芝浦工業大学, 工学部, 教授 (20365547)
近藤 正章  東京大学, 情報理工学(系)研究科, 准教授 (30376660)
黒田 忠広  慶應義塾大学, 理工学部, 教授 (50327681)
研究期間 (年度) 2013-05-31 – 2018-03-31
キーワードチップ間誘導結合 / ヘテロジーニアスマルチコアプロセッサ / 低電力アーキテクチャ
研究概要

ビルディングブロック型計算システムのプロトタイプとなるCube-1システムを実装した。Cube-1は、R3000互換の低電力プロセッサGeyser-CubeをホストCPUとし、低電力リコンフィギャラブルアクセラレータCMA-Cubeを加速用プロセッサとしたシステムであり、誘導結合によるワイヤレスチップ間インタフェースを用いて接続されている。誘導結合の柔軟性を利用し、積層するCMA-Cubeの個数を増やすことで性能をスケールアップすることができる。2チップ積層のCube-1システムは50MHの動作周波数で8時間以上動作し、Linux OS、画像処理アプリケーションが稼動し、Hot Chips、FPL、ICFPTなどの国際学会でデモンストレーションを行い、大きな反響を得て、新聞記事にも取り上げられた。3チップ積層のCube-1は、基本的な転送に成功したが、インダクタ間の干渉が問題で、安定稼動には至らなかった。リークモニタで漏れ電力を計測し、これをOSが認識してコンパイラで作成した最適化コードを入れ替えるシステムを提案し、このCube-1上で実動作させ、その効果を確認した。
上記のCube-1の問題を解決し、誘導結合によるチップ間結合を簡単に利用できるようにするために、IP(Intellectural Property)化を実現した。このIPを用いて様々な大きさのインダクタを作成して搭載したテストチップを作成し、動作確認と共に特性の測定を行った。さらに、最新の28nmプロセスを用いたインダクタのチップを実装した。

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

当初年度の目的であるビルディングブロック型計算システムのプロトタイプCube-1の稼動に成功し、2枚積層のチップではOS、アプリケーション動作に成功した。この部分は計画通りの結果である。一方、3枚積層のチップは、基本転送機能は確認したが、安定動作には至らなかった。しかし、この原因はインダクタの干渉にあることがわかり、IP化のための知見を得た。この知見に基づき、インダクタ部のIP化に成功し、実際のチップで特性を測定することができた。
また、リークモニタの計測結果に基づき、コンパイラがあらかじめ温度別に生成したコードをOSが入れ替える方法を実システム上でテストすることができた。さらに、積層チップの温度特性を測定し、現状のCube-1ではチップ自体が発生する熱では問題が起きないことが明らかになった。さらに28nmの最新プロセスを用いてインダクタ部を実装することができた。これらの成果は当初予想を上回るものである。

今後の研究の推進方策

平成25年度に得られた研究成果に基づき、平成26年度は、実際にIPを用いて新しい積層システムを作成する。より汎用的なシステムを目指し、現在一般的に用いられているTSMCの60nmプロセスを用いてCPUとアクセラレータを実装し、今度は4枚以上積層可能なビルディングブロック型計算システムを構築する。Cube-1の反省を踏まえて、今回はインダクタをバスとして利用し、バスーNoC混載ネットワークを利用することで、より容易かつ高性能な接続を可能とすることを目標とする。

  • 研究成果

    (15件)

すべて 2014 2013 その他

すべて 雑誌論文 (5件) (うち査読あり 5件) 学会発表 (9件) (うち招待講演 1件) 備考 (1件)

  • [雑誌論文] 3D NoC with inductive-coupling links for Building-Block SipS2014

    • 著者名/発表者名
      Y.Take, H.Matsutani, D.Sasaki, M.Koibuchi, T.Kuroda, H.Amano
    • 雑誌名

      IEEE Transaction on Computers,

      巻: Vol.63,No.3 ページ: 748-763

    • DOI

      10.1109/TC.2012.249

    • 査読あり
  • [雑誌論文] Vertical Link On/Off Regulations for Inductive-Coupling Based Wireless 3-D NoCs2014

    • 著者名/発表者名
      H.Zhang, H.Matsutani, Y.Take, T.Kuroda, H.Amano
    • 雑誌名

      IEICE Transaction on Information and Systems

      巻: Vol.E96-D, No.12 ページ: 2753-2764

    • DOI

      10.1587/transinf.E96.D.2753

    • 査読あり
  • [雑誌論文] Dynamic Power Consumption Optimization for Inductive-Coupling based Wireless 3D NoCs2014

    • 著者名/発表者名
      H.Zhang, H.Matsutani, M.Koibuchi, H.Amano
    • 雑誌名

      IPSJ Transactions on System LSI Design Methodology

      巻: Vol.7 ページ: 27-36

    • DOI

      10.2197/ipsjtsldm.7.27

    • 査読あり
  • [雑誌論文] 複数コアリンクを用いた低遅延オンチップトポロジーに関する研究2014

    • 著者名/発表者名
      河野 隆太, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘
    • 雑誌名

      電子情報通信学会論文誌D

      巻: J97-D, No.3 ページ: 601-613

    • 査読あり
  • [雑誌論文] A Scalable 3D Heterogeneous Multicore with an Inductive ThruChip Interface 3D NoC2013

    • 著者名/発表者名
      N.Miura, Y.Koizumi, Y.Take, H.Matsutani, T.Kuroda, H.Amano, R.Sakamoto, M.Namiki, K.Usami, M.Kondo, H.Nakamura
    • 雑誌名

      IEEE Micro

      巻: Vol.33, Issue 6 ページ: 6-15

    • DOI

      10.1109/MM.2013.12

    • 査読あり
  • [学会発表] Design and Evaluation of Fine-Grained Poer Gating for Embedded Microprocessors2014

    • 著者名/発表者名
      Masaaki Kondo
    • 学会等名
      Design, Automation, and Test in Europe Conference (DATE14)
    • 発表場所
      Dresden, Gemany
    • 年月日
      20140324-20140328
  • [学会発表] Low-Latency Wireless 3D NoCs via Randomized Shortcut Chips2014

    • 著者名/発表者名
      Hiroki Matsutani
    • 学会等名
      Design, Automation, and Test in Europe Conference (DATE14)
    • 発表場所
      Dresden, Germany
    • 年月日
      20140324-20140328
  • [学会発表] 3D WiNoC Architectures (Tutorial)2014

    • 著者名/発表者名
      Hiroki Matsutani
    • 学会等名
      Design, Automation, and Test in Europe Conference(DATE2014)
    • 発表場所
      Dresden, Germany
    • 年月日
      20140324-20140328
    • 招待講演
  • [学会発表] Design and Control Methodology for Fine Grain Power Gating based on Energy Characterization and Code Profiling of Microprocessors2014

    • 著者名/発表者名
      Kimiyoshi Usami
    • 学会等名
      ASP-DAC 2014
    • 発表場所
      Singapore
    • 年月日
      20140120-20140123
  • [学会発表] A Routing Strategy for Inductive-Coupling Based Wireless 3-D NoCs by Maximizing Topological Regularity2013

    • 著者名/発表者名
      Hao Zhang
    • 学会等名
      13th ICA3PP
    • 発表場所
      Vietri sul Mare, Italy
    • 年月日
      20131218-20131220
  • [学会発表] A Speculative Gather System for Cool Mega-Array2013

    • 著者名/発表者名
      Rie Uno
    • 学会等名
      International Conference on Field Programmable Technology 2013
    • 発表場所
      Kyoto, Japan
    • 年月日
      20131209-20131212
  • [学会発表] A co-processor design of an energy efficient reconfigurable accelerator CMA2013

    • 著者名/発表者名
      Hideharu Amano
    • 学会等名
      CANDAR 2013
    • 発表場所
      Matsuyama, Japan
    • 年月日
      20131204-20131206
  • [学会発表] A Scalable 3D Heterogenous Multi-Core Processor with Inductive-Coupling ThruChip Interface2013

    • 著者名/発表者名
      Yusuke Koizumi
    • 学会等名
      HOTCHIPS 2013
    • 発表場所
      Palo Alto, USA
    • 年月日
      20130828-20130829
  • [学会発表] Sleep Control Using Detection of Virtual Ground Voltage for Fine-Grain Power Gating

    • 著者名/発表者名
      Masaru Kudo
    • 学会等名
      ITC-CSCC2013
    • 発表場所
      Yeosu, Korea
  • [備考] ビルディングブロック計算システム

    • URL

      http://www.am.ics.keio.ac.jp/kaken_s

URL: 

公開日: 2015-05-28  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi