研究課題
平成28年度は，これまでに開発・拡張してきたGF-ACGを用いた形式的設計・検証手法を応用し，設計仕様（アーキテクチャ，基数，および算術アルゴリズム）に応じてガロア体算術演算回路のHDL記述を自動生成するジェネレータを開発した．同ジェネレータは，まず，入力された仕様に応じてGF-ACGを生成する．次に，そのコードからグレブナー基底を導出し，多項式簡約によりイデアル所属問題を解いて回路機能を検証する．その後，検証されたGF-ACGをHDLの形式に変換して出力する．生成されるHDLコードの機能は形式的検証により保証される．生成対象は，代表的なガロア体並列乗算器であるMastrovito乗算器とMassey-Omura乗算器とした．設計仕様には基数（2～128の範囲）と既約多項式を与える．開発方法としては，まず既存の整数乗算器ジェネレータを拡張してGF-ACGの生成システムとGF-ACGからHDLへの変換システムを開発し，それらを前年度までに開発した検証システムに接続した．ここで，開発の効率化のため，パーサー等の設計に関してこれまでに開発したジェネレータの50%以上のコードを再利用した．さらに，同ジェネレータの拡張として，前年度に設計・評価したAES暗号プロセッサの自動生成を検討した．一般的なラウンド型アーキテクチャにおいてデータパス部分の自動生成および検証を実施し，意図通りのデータパスを生成・検証可能なことを確認した．
28年度が最終年度であるため、記入しない。
すべて 2017 2016 その他
すべて 雑誌論文 (5件) (うち査読あり 5件、 謝辞記載あり 5件) 学会発表 (7件) 備考 (1件)
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
巻: E100-A ページ: 149-157
10.1587/transfun.E100.A.149
IEEE Transactions on Computers
巻: 66 ページ: 431-442
10.1109/TC.2016.2603979
The 25th International Workshop on Post-Binary ULSI Systems
巻: - ページ: 22-25
2016 IEEE 46th International Symposium on Multiple-Valued Logic
巻: - ページ: 217-222
10.1109/ISMVL.2016.25
Conference on Cryptographic Hardware and Embedded Systems
巻: - ページ: 538-558
10.1007/978-3-662-53140-2_26
http://www.ecsis.riec.tohoku.ac.jp/
