|
本研究では，ガロア体上の算術演算によって構成されるVLSIデータパスの形式的設計技術を開発した．まず，(1)暗号や誤り訂正に多用される多項式基底・正規基底に基づくガロア体上の算術演算回路の形式的表現を考案し，(2)その回路表現に適用可能な計算機代数に基づく形式的検証手法を開発した．次に，(3)その応用として暗号プロセッサデータパスの形式的設計・検証を実現した．具体的には，ISO/IEC国際標準ブロック暗号の一つであるAESを対象として，そのプロセッサデータパスの形式的設計を実現した．さらに，(4)多様な設計仕様に応じてガロア体算術演算回路を自動合成するジェネレータを開発した．
|
