• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2015 年度 実績報告書

大域的超低エネルギー化を実現するLSI抽象モデルと上位下位統合化LSI設計技術

研究課題

研究課題/領域番号 25280017
研究機関早稲田大学

研究代表者

戸川 望  早稲田大学, 理工学術院, 教授 (30298161)

研究分担者 木村 晋二  早稲田大学, 理工学術院, 教授 (20183303)
研究期間 (年度) 2013-04-01 – 2016-03-31
キーワード高位合成 / 低エネルギー / 低消費電力 / LSI抽象モデル / 統合化アルゴリズム
研究実績の概要

平成27年度において以下の研究に取り組んだ:
(V-1) 低エネルギー統合化LSI自動合成技術の構築(フェーズ2-周波数制御) (研究代表者担当): 平成27年度は低エネルギー統合化LSI設計技術の構築にあたり,まず静的周波数制御・動的周波数制御に着目し,周波数『意味結合』モジュールを形成することにより,上位下位統合化低エネルギー化統合化LSI設計技術を確立した.周波数によって意味結合されたモジュールに対して,最適な周波数を静的あるいは動的に供給し,また異なる周波数を持つモジュール間のタイミングを最適制御することによって,性能を維持したまま低エネルギー化を実現した.
(V-2) 低エネルギー統合化LSI自動合成技術の検証(フェーズ2-周波数制御) (研究分担者: 木村晋二教授担当): (V-1)によって提案・構築された上位下位低エネルギー統合化LSI設計技術のアルゴリズムにおいて,これによって設計された集積回路の検証を行った.周波数によって意味結合されたモジュールから形成される抽象モデルに着目して検証を行った.
上記(V-1)と(V-2)の結果ならびに平成25年度~平成27年度に得た(I)~(IV)までの結果を統合することで,最終的に低エネルギー統合化LSI自動合成技術全体を構築した.いくつかのベンチマークアプリケーションに適用し,提案した低エネルギー統合化LSI自動合成技術を評価した結果,既存のアルゴリズムの組み合わせと比較して最大で50%を超える低エネルギー化を達成した.これは本研究の当初の目標を達成したものであり,提案技術が成功したものと判断できる.

現在までの達成度 (段落)

27年度が最終年度であるため、記入しない。

今後の研究の推進方策

27年度が最終年度であるため、記入しない。

次年度使用額が生じた理由

27年度が最終年度であるため、記入しない。

次年度使用額の使用計画

27年度が最終年度であるため、記入しない。

  • 研究成果

    (12件)

すべて 2016 2015 その他

すべて 雑誌論文 (1件) (うち査読あり 1件、 謝辞記載あり 1件) 学会発表 (10件) (うち国際学会 2件) 備考 (1件)

  • [雑誌論文] ECC-based bit-write reduction code generation for non-volatile memory2015

    • 著者名/発表者名
      Masashi Tawada, Shinji Kimura, Masao Yanagisawa, and Nozomu Togawa
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      巻: E98-A ページ: 2494,2504

    • DOI

      10.1587/transfun.E98.A.2494

    • 査読あり / 謝辞記載あり
  • [学会発表] クリティカルパス最適化フロアプラン指向FPGA高位合成手法のアプリケーション適用評価2016

    • 著者名/発表者名
      藤原晃一, 川村一志,柳澤政生, 戸川望
    • 学会等名
      電子情報通信学会総合大会
    • 発表場所
      福岡市
    • 年月日
      2016-03-15 – 2016-03-18
  • [学会発表] A delay variation and floorplan aware high-level synthesis algorithm with body biasing2016

    • 著者名/発表者名
      Koki Igawa, Youhua Shi, Masao Yanagisawa, and Nozomu Togawa
    • 学会等名
      IEEE International Symposium on Quality Electronic Design (ISQED)
    • 発表場所
      Santa Clara, CA
    • 年月日
      2016-03-15 – 2016-03-16
    • 国際学会
  • [学会発表] フロアプラン指向高位合成を用いたレジスタ分散型アーキテクチャ回路のFPGA実装2016

    • 著者名/発表者名
      藤原晃一, 川村一志,柳澤政生, 戸川望
    • 学会等名
      電子情報通信学会VLSI設計技術研究会
    • 発表場所
      那覇市
    • 年月日
      2016-02-29 – 2016-03-02
  • [学会発表] タイミングエラー耐性を持つAES暗号回路の設計2016

    • 著者名/発表者名
      吉田慎之介,史又華,柳澤政生,戸川望
    • 学会等名
      電子情報通信学会VLSI設計技術研究会
    • 発表場所
      那覇市
    • 年月日
      2016-02-29 – 2016-03-02
  • [学会発表] 冗長符号化を用いたマルチレベルセル不揮発性メモリ書き込み量削減2016

    • 著者名/発表者名
      多和田雅師, 木村晋二, 柳澤政生, 戸川望
    • 学会等名
      電子情報通信学会VLSI設計技術研究会
    • 発表場所
      横浜市
    • 年月日
      2016-01-19 – 2016-01-22
  • [学会発表] 動的遅延ばらつきに対する適応性を考慮したフロアプラン指向高位合成手法の検討2016

    • 著者名/発表者名
      井川昂輝, 柳澤政生, 戸川望
    • 学会等名
      電子情報通信学会VLSI設計技術研究会
    • 発表場所
      横浜市
    • 年月日
      2016-01-19 – 2016-01-22
  • [学会発表] タイミングエラー予測回路によるデータ依存最適化回路設計とそのFPGA評価2015

    • 著者名/発表者名
      川村一志, 柳澤政生, 戸川望
    • 学会等名
      電子情報通信学会VLSI設計技術研究会
    • 発表場所
      長崎市
    • 年月日
      2015-12-01 – 2015-12-03
  • [学会発表] 配線遅延とクロックスキューを利用したフロアプラン指向FPGA高位合成手法2015

    • 著者名/発表者名
      藤原晃一, 川村一志, 柳澤政生, 戸川望
    • 学会等名
      電子情報通信学会VLSI設計技術研究会
    • 発表場所
      長崎市
    • 年月日
      2015-12-01 – 2015-12-03
  • [学会発表] 回路面積を考慮した不揮発性メモリ書き込み削減符号生成手法2015

    • 著者名/発表者名
      多和田雅師, 木村晋二, 柳澤政生, 戸川望
    • 学会等名
      電子情報通信学会VLSI設計技術研究会
    • 発表場所
      長崎市
    • 年月日
      2015-12-01 – 2015-12-03
  • [学会発表] Clock skew estimate modeling for FPGA hjigh-level synthesis and its application2015

    • 著者名/発表者名
      Koichi Fujiwara, Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa
    • 学会等名
      2015 IEEE 11th International Conference on ASIC
    • 発表場所
      Chengdu, China
    • 年月日
      2015-10-27 – 2015-10-30
    • 国際学会
  • [備考] Cベース設計

    • URL

      http://www.togawa.cs.waseda.ac.jp/research/high_synthesis/high.html

URL: 

公開日: 2017-01-06  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi