| 研究実績の概要 |
本研究では，低次元効果による熱電特性向上を目的とし，厚さ10nm程度の極薄膜の生成を試みた．p型ビスマステルライドを対象とし，アークプラズマ蒸着法を用いた．この手法によれば，1放電あたり0.5nm厚の薄膜が生成できるため，放電回数によって非常に薄い膜厚を制御できる．蒸着中の基板温度が室温程度の場合，不連続薄膜になりやすく，厚さ10nm程度の薄膜を生成することが困難なことも明確となった．新たに基板加熱する装置改良を加え，基板温度150, 200, 250 ℃で薄膜生成した．さらに結晶性を高めるため，アルゴン雰囲気下で250℃，1時間アニールした．ガラス基板，アルミナ基板，単結晶チタン酸ストロンチウムを基板に用いたが，SEMによる観察，X線回折による評価，熱電特性測定結果では，生成した薄膜に大きな違いは見られなかった．生成された薄膜は原料との組成のずれが小さく，XRD結果からc軸配向性の向上や結晶粒の成長を確認できた．基板温度200℃で生成した薄膜のパワーファクターは， 14.1 uW/(cm･K)，測定した熱伝導率と併せて室温でのZTは0.51だった．さらに最適化された基板温度 200℃の条件で膜厚75nm, 41nm, 10nmのビスマステルライド熱電薄膜を得た．膜厚の増加に伴い電気伝導率が増加し，膜厚75nmで933S/cm ，ゼーベック係数は膜厚 10nmの薄膜で最高値169uV/Kだった．しかし，低次元化によるゼーベック係数の飛躍的な向上は確認できず，キャリア濃度や移動度の関係で説明できる範囲だった．低次元効果の発現には膜厚1nmが提案されており，さらなる極薄膜化には，薄膜成長速度を抑えながら，同時に化合物組成を保つ蒸着法が必須と考えられ，極薄膜生成に向けた今後の課題が浮き彫りとなった．
|
