研究課題
インバータの電力損失を現状より一桁低減するための第一ステップとして、本研究では、オン抵抗5mΩcm2以下（現状比10倍向上）で耐圧が現状比10倍向上の低損失ダイヤモンドFETの実現を目的とし、高整流特性を有する横型pn接合ダイオードを適用した、新規なキャリア伝導制御メカニズムを利用したダイヤモンド接合FETのデバイス構造の実現、性能の実証、ならびにの原理検証を行う。27年度は下記の独自のダイヤモンドFETのを動作を実現し，次世代パワーデバイスに重要な低電力損失の優位性を示した。(1)伝導度変調によるＪＦＥＴの電流増幅の実現：FETのチャネルは、ｐ型ダイヤモンドチャネルの不純物であるボロンの活性化率が低いため、室温で増大させることは困難である。本研究では、バイポーラモード動作による電流増幅を目的として、ゲートからマイノリティキャリアである電子を注入することにより、ダイヤモンド中での伝導度変調を世界で初めて確認した。伝導度変調により、室温では電流は約4倍増大し、オン抵抗は57.3 mΩcm2から16.2 mΩcm2に向上、673Kは１.８ mΩcm2を実現し、目標値を達することができた。(2)縦型構造の設計と要素技術の開発：大電流化に向けて、縦型構造に必要な２層配線プロセスを構築した。(3)以上の結果から、伝導度変調を縦型構造に適用することにより、オン抵抗が数mΩcm2以下で耐圧10kVを実現可能であることを示した。
1: 当初の計画以上に進展している
新規なキャリア伝導制御メカニズムを利用したダイヤモンド接合FETのデバイス構造の提案、構造の実現、性能を実証、したことは、次世代パワーデバイスへの実現の可能性を示し、当初の研究以上に進展している。
当初の研究以上に進展ししたため、さらなる性能向上に向けた原理検証の実現、パワーデバイスとして優位な縦型構造接合FETを目指したプロセスの要素技術の構築と、デバイス動作の原理検証を行う。基板の裏面プロセス、低ダメージで形成する高い寸法精度のトレンチ構造、1μm以下の微細加工技術、などのデバイスのトータルプロセスを構築する。
当初計画、目標としていたダイヤモンドパワーデバイスを作製し、世界をリードする性能を検証することができた。得られた成果に関して、招待講演とハイインパクトジャーナルへの投稿を予定している。またさらに優位な縦型構造接合FETを目指した研究を行う世界をリードする次世代パワーデバイスを実現する。
デバイス構造を試作するのに必要な、基板、薬品などの消耗品、学会参加のための旅費や参加費に使用する計画である。
すべて 2016 2015
すべて 雑誌論文 (5件) (うち査読あり 5件、 オープンアクセス 5件) 学会発表 (34件) (うち国際学会 21件、 招待講演 8件) 産業財産権 (1件)
IEEE Electron Device Lett
巻: 37 ページ: 209-209
10.1109/LED.2015.2513074
Appl. Phys. Lett
巻: 107 ページ: 193110
10.1063/1.4935709
巻: 107 ページ: 163012-1,4
org/10.1063/1.4933103
Physica Status Solidi A
巻: 212 ページ: 2548-2552
10.1002/pssa.201532266
Scientific Reports
巻: 5 ページ: 12882
10.1038/srep12882
