| 研究課題/領域番号 |
25289094
|
|---|
| 研究種目 |
基盤研究(B)
|
| 研究機関 | 東北大学 |
|---|
研究代表者 |
末松 憲治 東北大学, 電気通信研究所, 教授 (20590904)
|
|---|
| 研究分担者 |
亀田 卓 東北大学, 電気通信研究所, 准教授 (10343039)
|
|---|
| 研究期間 (年度) |
2013-04-01 – 2016-03-31
|
| キーワード | マイクロ波 / RFIC / 無線 / 送受信機 / 衛星通信 |
|---|
| 研究概要 |
各種無線方式に適用可能なRFICの基本的なアーキテクチャの確立を目指し，ダイレクトにRF信号をアンダーサンプリングするダイレクトRFアンダーサンプリング受信系のSi-RFICアーキテクチャ(回路構成および制御方法)を検討した。サンプリング周波数を従来のRFアンダーサンプリング受信機の1/2とする方式を考案するとともに，高周波シミュレーター(Agilent社ADS)を用いた高周波送受信システムシミュレーション環境を立ち上げ，このシミュレーションを用いて，上記提案手法による受信機の実現性を検証した。合わせて上記RFICの設計に必要となるFETのスイッチング特性，フリッカ雑音モデルの検討，検証を行うために，上記受信機用S/H回路ICを学外ファンダリィ（TSMC社）のCMOSプロセスを用いて試作した。実測した特性と高周波回路シミュレーション結果との比較を行い，両者で特性が大きく異なる復調信号のS/N，および，ホールド動作字の出力電圧のノイズについて検討を行った。なお，帯域を可変できるチューナブル素子のスイッチングデバイスとして用いる際に重要な性能となる，スイッチングスピード，通過損失については，高周波回路シミュレーション結果と一致する結果が得られ，モデルの妥当性を確認した。さらに，RFICの送信系に関しても，上記アーキテクチャ検討結果を参考に，電流モードDACを用いたディジタル信号をRFに直接変調する回路の検討を行い，その高ダイナミックレンジ化を含めてIC回路を設計，試作，評価を行った。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
平成25年度の研究計画は，「(1)RFIC の基本的なアーキテクチャの確立を目指し，まずは受信系の回路構成，制御方法を検討する。(2)前記RFIC の設計に必要となるFET のフリッカ雑音モデルの検討・検証を実際のIC チップ試作を行い実施する。さらに，RFIC の送信系に関して，前記検討結果をもとに回路検討を行い，その部分回路を設計，試作する。なお，IC チップの試作には，90nm のCMOS プロセス（TSMC 社などの学外ファンダリィ）を用いる予定である。」となっている。基本的には，(1), (2), (3)すべての項目に関して，ほぼ予定通り，研究を実施した。ただし，当初予定では，90nmのCMOSプロセスでの試作を予定していたが，円安が進行したため，TSMCファンダリィでのCMOS IC試作をより費用の安い180nmに変更して，試作，検証を行うこととした。なお，90nmでの試作は，平成25年度の試作結果を反映して，かつ，基金分の持ち越し予算（180nmでのCMOS-IC試作に変更した際に生じた差額）を活用して，平成26年度に実施する予定である。
|
| 今後の研究の推進方策 |
円安のため，プロセス費用が上昇し，平成25,26年にそれぞれで90nm CMOS-IC試作を１回ずつ実施する予定が，平成25年度は180nm, 平成26年度は90nm CMOS-IC試作をぞれぞれ１回を行うことに変更せざるを得なかった。180nmでの試作結果だけでなく，および他のプロジェクトで実施した90nm CMOS-IC試作の結果をしっかりと反映させて，平成26年度の90nm CMOS-IC試作１回だけで，予定の研究成果が得られるようにする。
|
| 次年度の研究費の使用計画 |
計画立案時に比べて，大幅な円安のため，TSMC社(台湾)ファンダリィプロセスで実施する平成25年度のCMOS IC試作を，90nm CMOSから，より安価な180nm CMOSへ変更せざるを得なかった。当初計画との差額（残金）については，基金分として，平成26年度に持ち越す。
計画立案時に比べて，大幅な円安のため，TSMC社(台湾)の90nm CMOSファンダリィプロセスで実施する平成26年度のCMOS IC試作は，計画立案当初よりも高価になっている。この差額に，平成25年度の基金分での持ち越しを充当する予定である。
|
