研究課題
基盤研究(C)
本研究は、マルチコアCPU/GPUのコア数増大やトランザクショナルメモリのハードウェア機構装備など商用並列プロセッサの発展を踏まえ、ユーザには使い慣れた逐次的なプログラム記述を可能としつつ、実行時のプロファイル情報をもとにソースプログラムレベルでの自動並列化を行うシステムの研究開発を目的とする。このため、平成25年度においては、以下の研究を実施した。(1) CPU/GPU混載システムにおける並列化の際の課題抽出 ループを多用し、負荷の重たい計算を行う計算機合成ホログラムの課題に対して、GPU/CPU混載システムを用いて取り組むことにより、並列化に際して問題となるデータ依存関係の見極めや、メモリコアレッシング、シエアッドメモリにおけるバンクコンフリクトといったGPU固有の最適化法などについて、具体的な課題の抽出を行い、今後の並列化の足掛かりを作った。(2) オンラインで取得すべきプロファイル情報とその検出法の確立 プロファイル情報として考えている制御フローとデータ依存関係について、実行時における具体的な検出法を検討した。(3) Valgrindを用いたプロファイリングシステムの構築 動的バイナリ変換を行うツールであるValgrindを用いることにより、機械命令独立な実行パスとデータ依存のプロファイリングシステムを設計・試作するとともに、これを実際のループに適用して、正しく動作することを確認した。(4) 取得したプロファイル情報を活用した並列化法の基礎検討 マルチコアプロセッサを対象としたパイプライニングによる並列化に関する研究の成果を論文として公表するとともに、制御とデータの依存関係から、並列実行可能性を見極める方法について、基礎的な検討を行った。
2: おおむね順調に進展している
研究計画に沿って、実際のCPU/GPU混載プロセッサにおける並列プログラミングによる課題抽出を行うとともに、機械命令独立な実行パスとデータ依存のプロファイリングシステムの設計・試作を行うなど、25年度に予定していた具体的なシステムの研究開発に着手した状況にあるため。
現在まで、研究は順調に進んでおり、今後当初の研究計画に沿って進める予定である。
すべて 2014 2013 その他
すべて 雑誌論文 (2件) (うち査読あり 2件) 学会発表 (9件)
Journal of Parallel and Distributed Computing
巻: Vol.74, Issue 4 ページ: 2257-2265
10.1016/j.jpdc.2013.12.009
International Journal of High Performance Computing and Networking
巻: Vol.7, No.3 ページ: .227-237
10.1504/IJHPCN.2013.056526
