| 研究実績の概要 |
SoC(システム・オン・チップ)，FPGA などの設計工程では，設計検証が依然として大きな比重を占めており，効率化が重要な課題となっている．シミュレーションべースの検証手法の一つして，カバレッジと呼ばれるメトリクスを指標として，これを改善することにより，検証の品質を改善する方法が広く採用されている．カバレッジ上昇を加速するための手法として，機械学習を利用してテストパタン生成を制御する手法があり，自動化という点で有効である．本研究では，回路の構造情報やSATソルバを利用して，機械学習の手法の弱点の克服を目指している．
26年度に行った計算機実験では，どのような学習アルゴリズムを用いても，本研究課題の対象に対して，優劣をつけることはできなかった．実験結果を分析・検討した結果，対象としているカバレッジの種類が，トグルカバレッジと呼ばれる信号値の変化に着目した指標であることから，信号線に対する1サイクル分の0,1の確率分布ではなく，複数サイクル(実際には2サイクル)にまたがる系列に対する確率分布を利用する方が効果があることが予測された．この着想に基づき，カバレッジ駆動検証システムを調整して，6つの設計例に対して，実験を行ったところ，同じカバレッジを達成するのに必要なシミュレーションサイクル数が，10%から60% まで軽減できることが確認できた．
また，本研究ではSATソルバを併用する方法との併用を目標としてきたが，最終年度はさらにダイバースSATソルバとよばれるソルバを用いることにより，できるだけ差分の大きな入力パタンを生成・利用できるように，カバレッジ駆動検証システムを改造した．これにより，特にカバレッジをあげるためにサイクル長の大きな入力パタンを必要とするような設計に対しては，単純なランダムパタン生成器や単純なSATソルバよりも効果があることが判明した．
|
