• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2014 年度 実施状況報告書

配線による遅延調整手法を用いたホストベースIPSプロセッサの開発と検知回路最適化

研究課題

研究課題/領域番号 25330149
研究機関弘前大学

研究代表者

佐藤 友暁  弘前大学, 総合情報処理センター, 准教授 (00336992)

研究期間 (年度) 2013-04-01 – 2017-03-31
キーワード不正アクセス防御システム / モバイルコンピューティング / 再構成可能なハードウエア / タイミング調整 / コネクションスイッチ
研究実績の概要

本研究の目的は,公衆無線LANやモバイル通信回線といった多種多様な通信環境下において,通常のパソコンよりCPU性能が低いモバイル機器において不正アクセスやコンピュータウイルス等からの被害を防ぐことです。この目的を達成するために,検知精度が高く,高速・低消費電力動作,省スペースで動作するホストベースIPS (Intrusion Prevention System)向けのプロセッサに必要な,ウェーブパイプライン動作向けの再構成可能なプロセッサの開発とその検知回路を実現することです。本年度においては,この研究目的を達成するたに以下について取り組みました。
・東京大学大規模集積システム設計教育研究センター(VDEC)を通じて提供されている0.18umテクノロジによるライブラリだけでなく,より新しい45nmテクノロジにおいても再構成可能なウェーブパイプライン化回路が有効であることを明らかにしました。
・ウェーブパイプライン向けのコネクションスイッチの開発を行いました。このコネクションスイッチを使用することで,ファインチューニングがコネクションスイッチ内で可能になることを実現しました。また,配線経路の遅延時間が均等になるための遅延調整回路の開発を行い,ウェーブパイプライン動作に悪影響を及ぼす遅延時間差が少なくなることが確認されました。
・出張先等においても,モバイル通信システム,公衆無線LANサービス,インターネットカフェ等におけるセキュリティ状況についての調査と,低消費電力でこれらの調査を行うことができる手法を提案しました。

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

当初より若干遅れている部分もあるが,すでに必要なブロックの設計が完了しており,残りはチップ設計のみであるため,平成27年度中に本研究の完了が可能であることです。また,セキュリティ状況の調査に必要な機器の開発に関しては,当初は研究計画に含まれておりませんでしたが,この機器を開発することで従来よりも大幅な電力削減が可能になり応用が可能になります。以上から,総合的に判断しおおむね順調に進展していると判断いたします。

今後の研究の推進方策

今後の研究においては,これまで開発したブロックを使用して,ウェーブパイプライン向けの再構成可能なホストベースIPSプロセッサの開発とこのプロセッサの評価を行います。研究成果については査読付き論文として投稿します。

次年度使用額が生じた理由

チップ設計を次年度に実施するためです。

次年度使用額の使用計画

チップ設計のための費用として使用します。

  • 研究成果

    (5件)

すべて 2015 2014

すべて 雑誌論文 (4件) (うち査読あり 4件、 謝辞記載あり 4件) 学会発表 (1件)

  • [雑誌論文] Evaluation of Logic Blocks for Reconfigurable Wave-Pipelined Circuits with 45nm CMOS Technology2014

    • 著者名/発表者名
      Tomoaki Sato, Sorawat Chivapreecha, Phichet Moungnoul
    • 雑誌名

      Proc. of ITC-CSCC2014

      巻: 0 ページ: 464-465

    • 査読あり / 謝辞記載あり
  • [雑誌論文] Wiring Control by RTL Design for Reconfigurable Wave-Pipelined Circuits2014

    • 著者名/発表者名
      T. Sato, S. Chivapreecha and P. Moungnoul
    • 雑誌名

      Proc. of APSIPA ASC 2014

      巻: 0 ページ: WP1-3-1-WP1-3-6

    • 査読あり / 謝辞記載あり
  • [雑誌論文] Design and Analysis of Crossbar Switch Circuits for Reconfigurable Wave-Pipelined Circuits2014

    • 著者名/発表者名
      T. Sato, S. Chivapreecha and P. Moungnoul
    • 雑誌名

      Proc. of CreTech 2014

      巻: 0 ページ: 12-15

    • 査読あり / 謝辞記載あり
  • [雑誌論文] A Crossbar Switch Circuit Design for Reconfigurable Wave-Pipelined Circuits2014

    • 著者名/発表者名
      Tomoaki Sato, Sorawat Chivapreecha, Phichet Moungnoul
    • 雑誌名

      Proc. of WMSCI 2014

      巻: II ページ: 200-205

    • 査読あり / 謝辞記載あり
  • [学会発表] The Potential of Routes Configured with the Switch Matrix by RTL2015

    • 著者名/発表者名
      Tomoaki Sato
    • 学会等名
      The 2015 International Electrical Engineering Congress
    • 発表場所
      Phuket, Thailand
    • 年月日
      2015-03-19

URL: 

公開日: 2016-05-27  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi