|
先端65nmのCMOS技術でのテストチップ試作、最初に平成26年度に終了する予定があった、を平成27年度に終了した。当初に予定されたマンハッタン及びユークリッド距離のパターンマッチングに加えて、スライディングウィンドウ技術により画像中の物体を検出するためSURF特徴ベクトル抽出をさらに含めた。作製されたテストチップを納品後に実験的に評価・検証した。そして、VLSIアーキテクチャの更なる向上の必要性、並びにCMOS回路の実装改善の必要性を調査した。
テストチップが期待どおりの機能および性能を示しているため、さらなるアーキテクチャまたは回路技術の改善が必要ではないことを決定した。0.5 Vの低い電源電圧までテストチップの全機能を確認することは出来た。1.0Vの通常の電源電圧では、リアルタイムのオブジェクト検出をVGAの画像サイズ（640×480ピクセル）までに実行することは可能だった。VGAフレームあたりの0.94mJエネルギー消費量は非常に小さい値であった、最も先進的な他研究と比べて8.7倍小さいである。160×90ピクセルまでのリアルタイム画像処理は0.5Vの電源電圧の場合が検証されたし、ピクセルあたりの42pJエネルギー消費は確認された。この成果は最高の他研究と比べて45倍優れている。
平成27年度の間にプロジェクトの結果は3つの国際会議、並びに４つの国際ジャーナル論文で掲載された。
|
