| 研究概要 |
自己整合四端子(4T)埋め込み型メタルダブルゲート（E-MeDG）低温多結晶シリコン（poly-Si）薄膜トランジスタ(TFT)を550℃以下の低温プロセスでガラス上に形成し、その性能を評価した。
トップゲート（TG)及びボトムゲート（BG)は、タングステン(W)から形成されている。BGはガラス基板内に埋め込まれ、TGはBGをマスクとした自己整合プロセスにより作製した。SD方向に伸びた大きな結晶粒を有するpoly-Siチャネルは、連続波レーザラテラル結晶化(CLC)を用いて作製した。今回作成したデバイスのTG酸化膜およびBG酸化膜はそれぞれ50nmおよび100nmを有している。
上下のゲートを連結した時にはｓ値=120 mV/decという優れた性能を示した。また、上下のゲートを別々に動作させた場合には、理論的予測と一致したしきい値制御の傾向を示した。また、ｓ値においても理論的予測と一致する傾向を示すことを確認した。
本研究で作製したTFTは, ground planeによる閾値制御技術と異なり, 個々のTFTの閾値制御が可能である. また本研究のTFTは上下のゲートスタックをデザインする（例えば, 上下ゲートメタルの仕事関数を変える, 上下ゲート絶縁膜の種類や厚さを変えるなど）ことが容易であり, デバイス性能にバリエーションを持たせることができる。このことはガラス基板上に高速で低消費電力のCMOS回路の作製を可能にするものと考えている。
|
